| | | | | IC吗?
上次有个网友提到QR IC, 到底这个东西与IC本身有关还是拓扑有关呢???
期待伟林版主的解答! |
|
|
|
|
| | | | | | | 星宇版主,这一点我不是太明白,你所说的并联谐振至少会有一个C或L存在啊?
但一般的,我们所说的QR 模式IC,与常规的PWM IC 无异, 并没看到拓扑上有变化啊?
这也是我以前提到过的, 反激QR IC与你们所说反激谐振是不是说的一个东西??? |
|
|
| | | | | | | | | 反激准谐振(Quasi-Resonant),也就是你所说的QR! |
|
|
|
| | | | | | | | | 所谓“准”从字面的意思也就是有一点点,并没有完全谐振,其实QR跟普通反激拓扑变化很大,初级电感跟节点电容就组成了一个谐振电路.优点也很多。 |
|
|
|
|
| | | | | | | | | | | 初級電感跟mos 節點電容構成諧振???
拓撲跟普通反激差不多,關鍵是QR IC 檢測Vds,控制了Mos在谷底導通??? |
|
|
| | | | | | | | | | | | | Vds 的检测是通过辅助绕组上分压电阻的采样电源来检测吗? |
|
|
| | | | | | | | | | | 反激準諧振(QR)加同步整流,效率還不錯,在一般要求高效率充電器中比較常用吧。
|
|
|
|
| | | | | 准谐振 QR
Q(Quasi)
R( resonant)
主要是降低mosfet的开关损耗,而mos的开关损耗主要是来源于自身的输出电容。
从上图中,大家可以讨论一下,一般的开关损耗来自于那几个部分的寄生电容产生的。 |
|
|
| | | | | | | 好贴。等着看实质性的东西。接触过这类电源,只是对原理还不是太清楚。来取经来了。向大师们学习。 |
|
|
|
| | | | | | | | | 在传统的非连续模式反激DCM)的停滞时间内,寄生电容将会跟VDC周围的主要电感产生振荡。
寄生电容上的电压会随振荡而变化,但始终具有相当大的数值。当下一个周期MOSFET导通时间开始时,寄生电容会通过MOSFET放电,产生很大的电流尖峰。
由于这个电流出现时MOSFET存在一个很大的电压,该电流尖峰因此会做成开关损耗。 |
|
|
| | | | | | | | | | | 由于MOSFET的输出电容类似于本体二极管的变容效应,谷值开关时的峰值电流小,但是持续时间会变长。 |
|
|
| | | | | | | | | | | Vds电压高时Coss也小,MOSFET应该在Rds(on)*Coss时间段内实现导通,但实际上没那么快,因为有Crss,Vds变化时会将电压反馈给栅极,拉慢开通时间。 |
|
|
| | | | | | | | | | | | | 您12楼16楼的话我一个都没明白,还有你上面贴的图,您有没有注意测试条件:1MHZ和ds短路,那个测试条件怎么拿来跟开关电源的工作环境相比呢?
在谷底导通,电容上的能量都转到L上了,不明白你说的电流持续时间变长啥意思?
还有mosfet应该在rds*co时间内导通,不知您怎么推出来的?mos的导通应该跟gs的驱动有关,不过你后面说的crss倒是会拉慢导通! |
|
|
|
| | | | | | | 刚刚做了一个QR模式的反激, 整体效果不错效率88% ,不过一些地方还不太懂,正好通过此贴好好学习一下! |
|
|
| | | | | 接下来我们来分析一下准谐振的工作原理:
从上面的图可以看到,准谐振跟一般的传统反激原理基本一样。
Lleak是初级漏感,Rp是初级电阻,Cp是谐振电容; |
|
|
| | | | | | | 单管反激做串联谐振时,管子耐压应力要求很高的哟!最好还是用并联的方式! |
|
|
|
| | | | | | | | | | | 变压器的原边与电容并联,你看一下电磁炉的图就知道了! |
|
|
|
|
| | | | | | | | | | | | | | | | | 谐振元件参与能量变换的某一个过程,不是全程参与。
准谐振变换器分为零电流开关准谐振变换器和零电压开关准谐振变换器。
由于运行中变换器工作在谐振模式的时间只占一个开关周期中的一部分,而其余时间都是运行在非谐振模式,因此“谐振” 一词用“准谐振”代替。 |
|
|
|
| | | | | | | 此图的复位后振荡波形衰减很快,对降低谷值开通的电压应力不利。 |
|
|
|
| | | | | | | | | 如果Lp和Cp都比较小的时候,磁芯复位后Vds振荡波形频率比较高,IC的响应速度实不现谷底开通。 |
|
|
| | | | | | | | | | | 请教伟林:
那QR的谐振频率和开关频率是不是一回事,
是不是开关频率是IC的固定频率,而谐振频率是LP和CP共同决定的频率,
准谐振IC上面为什么都没有提频率的说法呢?
还是谐振频率其实就是开关频率,也就是计算变压器是需要的那个频率呢? |
|
|
|
| | | | | | | | | | | | | 1、谐振频率不是开关频率;
2、为什么不提到频率,巧妙就在那个“准”字上了;
参考一下23楼的资料。 |
|
|
|
| | | | | | | | | | | | | | | | | 23楼
您有中文的吗?我英文很烂,看得似懂非懂。
还有这方面的资料吗?可以共享一下吗? |
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 伟林:
您的帖子解说完了吗?
我怎么感觉你应该还有很多要说的 |
|
|
| | | | | | | | | | | | | | | | | | | | | 专家不让俺完了:
QR的水很深,俺都差点淹死……讲不完。 |
|
|
|
|
| | | | | | | 请问这个通过什么来采样Vds的电压呢?
莫非是在漏端引出来采样Vds电压? |
|
|
|
| | | | | | | | | | | 在辅助绕组采样的是输出电压,在次级线圈能量释放完后,初级线圈和辅助绕组就产生了谐振,然后采样辅助绕组上的电压,对吧?
次级线圈能量释放完后,Vo还存在吗,存在的话是不是通过电容放电来维持输出呢?还是变为0了呢? |
|
|
| | | | | | | 你好,问下变压器磁复位后开始围绕着VIN点阻尼振荡,当振荡至VIN或者小于VIN时,芯片的检测脚这时候是等于或者小于0了。
这时候芯片怎么区分是出振荡是否至谷底? |
|
|
|
| | | | | | | 检测是第一个波谷吗?还是几个波谷之中最低的一个呢?轻载时有很多个震荡波形呀,怎样判断的呢?
你是大师,应该多多发些这样的好贴,让我们多学习一下
先谢谢!! |
|
|
|
| | | | | | | 准谐振由于规定FET会在谷值处进行转换,在某些情况下,可能会增加额外的漏源电容,以减低漏源电压的上升速度。
较慢的漏源电压上升时间会减少FET关断时漏级电流和漏源电压之间的电压/电流交迭,使到MOSFET的功耗更少,从而降低其温度及增强其可靠性。 |
|
|
|
| | | | | | | 按照伟林的解释,那准谐振的MOS应力不应该要求很高吧?
以前怎么有人说MOS管需要较大的应力呢?说最好用800V的MOS?
伟林抽空解释一下,是否有道理呢? |
|
|
| | | | | | | | |
上图为:零电压准谐振模式中开关管通断及其所受电压应力仿真波形
当开关管关断时,谐振电容限制了电压的上升率,使开关管实现了零电压关断。
谐振电容电压下降到零,开关管的反并联二极管导通,将开关管的电压箝在零位,此时开关管在零电压下导通,开关器件的确承受了很高的电压应力,所以在选择开关器件时要加以考虑。 |
|
|
| | | | | | | | | 把你的反激电源,负载使用额定值,然后调节AC输入电压值,当VDS波型达到LZ在34楼的波形,你就可以说现在你的电源是QR模式电源了。。。 |
|
|
| | | | | 专家,你说的这个QR方式,2007年就出来了。
具体去了解Onsemi的NCP1337。
有时候一些专家的想法很好,站在做电源或是应用方面的是比较新颖。
而对于IC设计部分,IC控制部分,其实两个不同的概年。
做应用或是电源设计,停留的级别不高 |
|
|
| | | | | | | 楼上的兄弟是个高人啊,不妨开个主题好好讨论一下你那个本本适配器待机功耗30mw的高端技术应用吧,大家都等着呢。。 |
|
|
| | | | | | | | | 0.03W待机功耗?哪呢?也是QR的?狠想见识见识! |
|
|
|
|
| | | | | 请问楼主,准谐振反激电源工作频率可调吗?一般工作频率是多少? |
|
|
| | | | | 准谐振不是说没有开关损耗, 只是在电压电流的最低点开启而已 |
|
|
|
| | | | | 不知楼主还记得这个贴不,请教一下QR模是不是异音问题较大?刚听人说起这个问题,不知是不是在忽悠我。 |
|
|
|
| | | | | | | | | 哦,清楚了,忽悠我来的。
吸收用了塑胶电容,还有异音,最后居然给我说QR都有不同程度的异音问题。 |
|
|
|
| | | | | | | | | | | | | 不确定哦,塑胶电容不会响吧?.但环路确是在不同负载段振荡,伴有异音,可能这是变压器。 |
|
|
|
| | | | | | | | | | | | | | | | | 环路如果振荡,发音的几率就非常大了。
这是别人的DEMO板,没有去找哪个发音啊,这个有什么好方法找啊还请指教。 |
|
|
|
| | | | | | | | | QR模式双管反激在空载时,是驱动变压器有声。进入burst模式 导致响声的出现不知道对不对! |
|
|
|
| | | | | 为改善待机效率,FPS使用了突发模式来降低待机时的频率。
|
|
|
|
| | | | | 当反馈电压降低到350mV时,器件将停止开关,电源的输出电压将根据负载电流的大小,成比例地降低,从而使反馈电压升高。
当Vfb达到500mV时,器件将重新进行开关,重复上面的过程。这种突发模式的好处是可以大幅降低在待机模式下浪费的功率。 |
|
|
|
|
|