|
|
|
|
|
|
 |  |
- 3楼
- feier
- | 本网技师 (236) | 发消息
- 2008-10-16 17:14
|
| |
|
| |
|
|
|
|  |  |
- 4楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-17 16:29
|
| | |
不好意思,现在补上:

连接方式一般有4种,上面画了个反激拓扑,其他拓扑也是可以的。
第一种方法是连接到初级高压和次级输出正
第二种方法是连接到初级高压和次级地线
第三种方法是连接到初级地和次级正
第四种方法是连接到初级地和次级地
注:次级正是指输出的正端,如果是正激类拓扑是指续流电感的后面。这是一般小功率电源的连接方法,大功率电源由于有地线,没有漏电流的限制,可那这4端都有电容。我们以有一个Y电容的情况讨论。
|
| | |
|
|
|
| |  |  |
- 5楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-17 20:18
|
| | | |
对于EMI来说,这些方法中,1,2种的效果几乎是一样的;3,4种的效果几乎是一样的。因为次级的电解电容把输出的正、负短路了,这个短路是指150KHz频率以上时高频电解的内阻极低,把高频信号短路掉,但一般由于考虑到布线连接的方便, 2,4种方法常用。
|
| | | |
|
|
|
| | |  |  |
|
| | | | |
但电解电容在30MHz时内阻可不低啊。150KHz可能已超过它的SRF了。
|
| | | | |
|
|
|
| | | |  |  |
- 7楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-18 20:49
|
| | | | | |
输出电解一般是高频低阻的,内阻只有0.0几欧姆,另外ESL也很小,关键是两输出线的分布电容也很大,30MHz时阻抗也比较小。更为关键的是一般电源正的部分和负的部分的面积是差不多的,其对地电容也差不多,所以接上接下EMI差不多。
但是接下面一个是布板比较方便,另外对其他方面会比较好,如ESD测试,在次级打ESD时会有高频电流跑到初级,其中一个途径就是Y电容,如果Y电容接次级正,则此高频电流可能形成的电压会加在整流管两端,还有会有部分电流会流过整流管的节电容,有电容有电流也会形成电压,有可能把整流管击穿掉。特别是管子没有RC吸收时,这是有用户实际发生过的情况,让他把Y电容放地线就好了。
|
| | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
电解电容的ESL由几个nH至几十个nH都有,以10nH 30MHz来计,就远大于 0.0几欧,不过这样才几欧,比起整个回路阻抗,依然是很小的。
如果是CY1的接法,打ESD时,为什么整流管会挂掉?是打5V时发生的吗,电流不是先经CY1流走了?
|
| | | | | | |
|
|
|
| | | | | |  |  |
- 9楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-20 11:09
|
| | | | | | | |
0.几欧姆我说的是内阻,即ESR,不是ESL。
8KV接触ESD,15KV一般是打空气放电。当然也有人打15KV接触。
ESD的频谱成分是很宽的,并不会按预想的路径走,所以EMC是很难来计算的,只能用理论来理解并具有一定的指导作用。整流管也有电容,变压器也有电容,所以ESD可走的路径是很多的。但Y电容肯定是主要路径之一。
解决途径的方法是把Y电容放到次级地线,如果还不行,可以在整流管上面串一个小磁珠。
|
| | | | | | | |
|
|
|
|
|
| | | | | | |  |  |
|
| | | | | | | | |
1。我知道你说的0.0几欧是100KHz的ESR,高频时ESL是主要,Y Cap也是。
2。ESD的问题,我是指在上图的+5V处触打,假设CY1接法,L5短路,脉冲电流先从CY1和D16接点右边的走线/元件对地杂散电容走掉部分后,分开流过CY1和D16_Cj,这样CY1是保护了D16,D16应该更安全,为什么适得其反?希望没理解错你的情形。
|
| | | | | | | | |
|
|
|
| | | | | | | |  |  |
- 12楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-20 13:34
|
| | | | | | | | | |
由于有C19、C26的存在,从+5和地打的结果都是一样的,L5并不短路,它割断了大部分从+5的ESD电流。关键是有电流从上面跑,我已经说过,由于分布参数存在,EMS是没有办法准确分析的,甚至定性理论分析都有可能错误,所以只有理论结合着试验。我说的这些方法都是试验出来的。只是后来才试着从理论上分析一下。
Y电容放地线时,放电电流主要从下面跑,离整流管比较远,所以一般没有问题,是一般不是绝对,布线的引线电感大时也有问题。
|
| | | | | | | | | |
|
|
|
| | | | | | | | |  |  |
|
| | | | | | | | | | |
我假设L5短路,是令D16承受最大可能的冲击来分析。
电流选择最低阻抗路线走,的确很难分析,但就同一电源来讲,其余不变,只因CY的接点而有分别,就似乎不太困难?
|
| | | | | | | | | | |
|
|
|
| | | | | | | | | |  |  |
- 15楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-20 14:15
|
| | | | | | | | | | | |
那你来分析一下。
它的频谱成分有几百兆赫兹,一部分会通过Y电容跑到初级,一部分会通过变压器和光偶的电容跑到初级,还有一部分是直接辐射到初级,到初级后通过整流桥的节点容到交流线,利用交流线和地的电容跑到地线,也就是下面的铁板。也有一部分通过次级引线和地(铁板)的电容直接跑到地。还有一部分辐射到空中,这是分析次级直接接触放电的情形。
|
| | | | | | | | | | | |
|
|
|
|
|
| | | | | | | | | | |  |  |
|
| | | | | | | | | | | | |
噢,是关于CY1和CY2的接法,对D16的不同影响。
只是觉得,如果实物在手,可以在上面做些具体观察,实验和分析,来证明CY1会不会应力损害D16。
|
| | | | | | | | | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
CMG老师,是不是可以理解成,高频电流有很大一部份从D16然后经过变压器的初次级分布电容到初级,还有就是经过次级电解电容然后过Y电容到初级?
|
| | | | | | |
|
|
|
| | | |  |  |
|
| | | | | |
[本帖最后由 creater 于 2010-12-20 10:58 编辑 ]
|
| | | | | |
|
|
|
| |  |  |
- 14楼
- feier
- | 本网技师 (236) | 发消息
- 2008-10-20 14:05
|
| | | |
|
| | | |
|
|
|
| |  |  |
- 16楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-20 16:59
|
| | | |
初级接正和接负有些时候对EMI的影响也是不一样的。主要是传导的高频段。
共模电流的回归点是初级电容的地线,接高压端时EMI电流要经过高压电解,一般高压电解的ESR,ESL比较大,高频时阻抗高,造成高频段EMI变差。
|
| | | |
|
|
|
| | |  |  |
|
| | | | |
正想问CY2和CY4有无分别,答案就来了。
但骤眼看来,初级大电容的正负极对地线(大地)是对称的,为什么负极是回归点呢?
|
| | | | |
|
|
|
| | | |  |  |
- 19楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-20 21:12
|
| | | | | |
|
| | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
一般兩 Pin 輸入的電源裡,在輸出 dummy load 後端接地線到大地,整個 EMI 會浮起來!
此時第四個接法會大大的降低低頻的部分,但是高頻(10MHz以後)就很難解了,
有什麼好方法呢?
|
| | | | | | |
|
|
|
| | | | | |  |  |
- 21楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-21 11:23
|
| | | | | | | |
共模电流的主要流通路径是变压器到次级,在从次级到大地(测试时的铁板),从次级到大地是靠次级何地的杂散电容的,这个电容是pF级的,阻抗很高。次级接地后,阻抗为零了,所以整个EMI回路的阻抗大大降低,EMI就高了。这是可以调高初级的共模电感,一般会得到比较好的效果。
|
| | | | | | | |
|
|
|
| | | | | | |  |  |
- 27楼
- 饮水思源
- | 助理工程师 (334) | 发消息
- 2008-10-22 14:48
|
| | | | | | | | |
分析得很好。实际上测试也是这样。但采用一个共模的成本很高,接地测试不加共模还有没有别的办法?
|
| | | | | | | | |
|
|
|
|
|
| | |  |  |
- 22楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-21 11:25
|
| | | | |
但接高压端有高压端的好处,就是做雷击和ESD时电流主要从上面跑,一般都原离薄弱的控制部分,控制部分不会被打死。
|
| | | | |
|
|
|
| | |  |  |
|
| | | | |
思考后,觉得不甚同意cmg这说法。
常说噪音电流Ins=C*dv/dt,那么这电流从何而来,如何流通?
1。MOS开通时,从Y-cap经变压器的Cps而来,
a。如果Y-cap接初级地,电流将直接流回Y-cap,(这回路最短)
b。如果Y-cap接初级V+,电流将经Cbulk流回Y-cap,
2。MOS关闭时,从变压器初级而来,
a。如果Y-cap接初级地,电流将经 Cps,Y-cap, Cbulk 流回变压器,
b。如果Y-cap接初级V+,电流将经Cps,Y-cap,流回变压器 (这回路最短)
可见无论Y-cap接上或接下,电流都一样有经Cbulk的,不独接上。
再可以看到,接上有利于MOS turn off 时 (2b),接下有利于MOS turn on时 (1a) (因为环路最短而不经Cbulk )
所以有建议是: 如果turn on比turn off 的dv/dt 快,Y-cap 接下,反之,接上。
|
| | | | |
|
|
|
| | | |  |  |
- 24楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-21 22:32
|
| | | | | |
你的分析有些错误,这个问题在另一个帖子以后会有讲解。
俗话说:实践是检验真理的唯一标准。做个试验看一下。另外说了是一般情况,有些时候差别很小,特别是电容ESR,ESL很小,或有并联高频电容的时候。
|
| | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
我是不同意"回归点"和Y电容接地就不经大电容的说法,所以这个分析,只是个大概,忽略了一些,是不全面的,说出主要观点就是了。
等不及了,那你能否只用一句话,告诉我那哪处不对呢,先不用解释,让我再思考,呵呵。
|
| | | | | | |
|
|
|
| | | | | |  |  |
- 26楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-22 14:14
|
| | | | | | | |
传导EMI可以用欧姆定律来定性分析,主要干扰源是MOS的漏极的开关波形,可以把MOS等效成一个交流电压源,当然这个电源是由很多频率成分组成的,向变压器初次级的电容、次级对地电容,Y电容等用阻抗来表示。既然是电压源,又有阻抗,又有通路,当然有电流,并且这些电流会回到电压源的地线,即初级地线。

|
| | | | | | | |
|
|
|
| | | | | | |  |  |
|
| | | | | | | | |
你这个正正是我不同意的地方,亦即你不同意,CY接地时,电流有流经V+的可能。
我认为实际上In的负极return,应该在MOS的开关时交替接V+(经变压器)或地,而不是一味接地,电流流经V+是必然的了。
这想必是我不对的地方了?
|
| | | | | | | | |
|
|
|
| | | | | | | |  |  |
- 29楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-22 18:52
|
| | | | | | | | | |
我不太明白你的意思,变压器初级的正和负是高阻抗的。并且这个是可以用实例来验证的。
|
| | | | | | | | | |
|
|
|
| | | | | | | | |  |  |
|
| | | | | | | | | | |
我的理解是当 Vds上升时,变压器的Lk(还有点Lp)上的电流向snubber,Cds和 Cps充电,Cps的充电电流便是所谓的噪音了。
|
| | | | | | | | | | |
|
|
|
| | | | | | | | | |  |  |
- 31楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-10-22 21:21
|
| | | | | | | | | | | |
这里的噪音是指共模电流,Cps上面已经说了,是变压器初级次级之间的分布电容,并不是指初级绕组的分布电容。与流入SNUBBER和Cds的电流没有任何关系。
你还是等着另一个帖子的慢慢讲解吧。那个帖子是从一些最基本的知识讲起的。这样的问答很累,并且耽误了其他问题的讲解。
|
| | | | | | | | | | | |
|
|
|
| | | | | | | | | | |  |  |
|
| | | | | | | | | | | | |
那好吧。累了就暂停讨论吧。
不过说清楚,那Cps就是初次级间的inter-winding cap,为简单起见,当作一lumped的电容Cps连接MOS_D极和次级地之间,这样它的电流就由变压器来了(指Vds上升时),当然我的说法太不严谨,不过意思便是这样了。
|
| | | | | | | | | | | | |
|
|
|
|
|
| | | | | | |  |  |
|
| | | | | | | | |
需要考虑这么多的因素啊,自己还是慢慢分下一点一点来啊。
|
| | | | | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
[本帖最后由 creater 于 2010-12-31 16:06 编辑 ]
|
| | | | | | |
|
|
|
|
|
| | | |  |  |
|
| | | | | |
分析得很好!
|
| | | | | |
|
|
|
| | |  |  |
- 35楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-11-03 13:14
|
| | | | |
初级接地点的选择:

可能的情况下尽量选择2的接地点,从上面L9,L10,L11 分布电感可以看出,如果选择接地点1在高频的情况下Y电容回路的阻抗会变的很大,降低了Y电容的高频效果。在几到10几瓦小功率电源时接1或2区别并不大,甚至不明显,在几十瓦以上功率大一些的电源时就比较明显。
接1还有一个危害,当测试ESD或Surge时,CY4会流过电流,同样在L9,L10 上就会产生电压,轻则电路有可能误动作,重则有可能损坏IC。我们还要注意当用控制器+外挂MOS管时,尽量不要把Y电容接到电流检测电阻两端,即MOS的下面和采样电阻和控制器的连接端,原因就是上面说的。
有时候受布板或工艺的限制,是没有办法直接接电容负端的,只能按1的方法接,这时注意地线的布线要尽量粗,宽,加锡涂厚,这样可以大大的降低L9,L10,L11等,只要这些电感足够小一般是不会有问题的。地线很宽时中间也可以去掉一些铜箔,使其变成多条地线并联,深圳布成网状,这样可以使分布电感更小。
|
| | | | |
|
|
|
| | | |  |  |
- 49楼
- 磁鑫
- | 助理工程师 (314) | 发消息
- 2008-11-17 13:43
|
| | | | | |
|
| | | | | |
|
|
|
| | | |  |  |
- 73楼
- 周挺巧
- | 副总工程师 (5935) | 发消息
- 2009-07-08 13:54
|
| | | | | |
看完了 人也累了 头也晕了 总之一句话Y电容连接在初次级静音端最近的地方对抑制由变压器耦合引起的噪音最有利
|
| | | | | |
|
|
|
| | | | |  |  |
- 121楼
- 都市牧童
- | 助理工程师 (305) | 发消息
- 2012-02-19 22:14
|
| | | | | | |
|
| | | | | | |
|
|
|
| | | | |  |  |
- 122楼
- 都市牧童
- | 助理工程师 (305) | 发消息
- 2012-02-19 22:25
倒数10
|
| | | | | | |
期待你的回答,谢谢
|
| | | | | | |
|
|
|
| | | |  |  |
|
| | | | | |
郭工,个人认为采用cy4接法时,y-cap初级的节点应该靠近开关管的source,就是在IC的s引脚。
|
| | | | | |
|
|
|
| |  |  |
|
| | | |
电源真是深不可测,突然发现自己有点无知了,怎么办啊,只能自己给自己一点信心了,呵呵,学习!!!FIGHTING!!!
|
| | | |
|
|
|
| |  |  |
|
| | | |
请问大师:在次级加共模为何会影响20MHZ-30MHZ,请注意我的次级未接地????
|
| | | |
|
|
|
| | |  |  |
- 83楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2010-02-25 21:36
|
| | | | |
20-30MHz一般是共模干扰,共模干扰的一个途径就是通过输出线对大地的电容到地,当然还有一部分辐射出去。所以在后面加共模后增加了阻抗,降低了共模电流,干扰就小了。
|
| | | | |
|
|
|
|
|
| |  |  |
|
| | | |
学习了
|
| | | |
|
|
|
| |  |  |
|
| | | |
电路也不错,收下啦。
|
| | | |
|
|
|
|
|
 |  |
|
| |
看了几篇PI的report,发觉Cy的接法都是次级地-初级V+,这是巧合还是有原因的?
|
| |
|
|
|
|  |  |
|
| | |
我认为尤其是DCM,Vds有振荡,MOS导通时的dV较小,dV/dt比关断时小得多,Cy 接初级V+是较佳选择。
|
| | |
|
|
|
| |  |  |
- 38楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2008-11-04 20:27
|
| | | |
那我告诉你,PI的设计除了最新的初级稳压稳流的IC由于原理的原因必须工作在DCM之外,其他的设计几乎没有DCM的,全是CCM。Y电容接上面的原因我已经说过了,就不再重复了。
|
| | | |
|
|
|
| | |  |  |
|
| | | | |
我只是怀疑,从EMI角度考虑,是不是跟on / off 时的不同dV/dt有关。这个要问原设计者。
当然如果接上接下分别不大,或虽有分别,但有足够裕量,而其中一种接法有利其它考量时,自然就有所选择。
|
| | | | |
|
|
|
| | | |  |  |
|
| | | | | |
看到了,PI Report自己说了,接上是和 Lightning surge test 有关的,接下也可以,不过布线就要考究点了。
|
| | | | | |
|
|
|
| | | | |  |  |
|
| | | | | | |
之所以还是接V+好,除非对布线分析比较好。
我通常也是接V+的,Y电容是吸收了干扰,但不会传给控制电路。而接地的话可能会有干扰传给控制电路。
|
| | | | | | |
|
|
|
 |  |
|
| |
谢谢楼主的讲解!非常精彩!
本人菜鸟,对开关电源了解很少,向楼主请教一下:
楼上的接地点是指CY4的接地点吧?是不是应接在L9处?
|
| |
|
|
|
|  |  |
- 44楼
- fuhao
- | 本网技师 (201) | 发消息
- 2008-11-08 10:37
|
| | |
|
| | |
|
|
|
 |  |
|
| |
支持cmg,版主的东东每次都能让我学到很多东西啊!
|
| |
|
|
|
|
|
|
|
|
|
 |  |
|
| |
大家多的讨论了CAP-Y在初级的连接点问题,没说次级的连接点问题,我要问的是就上图而言CAP-Y次级边直接接在431阳级上也是不妥的吧?
|
| |
|
|
|
|  |  |
|
| | |
那只是线路上的拓扑,实际应该尽量接到或靠近变压器的引脚吧。
初级方面,如果IC等的地是星形接法,就没有L9、L10和它们做成的问题了。
|
| | |
|
|
|
|
|
|
|
|
|
 |  |
- 51楼
- xwyin
- | 本网技师 (201) | 发消息
- 2008-12-19 14:03
|
| |
好帖!电源的每个细节都有值得推导商榷的地方,不能只想当然,感谢CMG大师
|
| |
|
|
|
 |  |
- 54楼
- 小虾米
- | 本网技工 (194) | 发消息
- 2008-12-22 11:06
|
| |
|
| |
|
|
|
|
|
|
|
|  |  |
- 58楼
- hqyzh
- | 本网技师 (230) | 发消息
- 2008-12-22 20:15
|
| | |
|
| | |
|
|
|
 |  |
- 59楼
- luyan
- | 工程师 (821) | 发消息
- 2009-02-02 16:26
|
| |
|
| |
|
|
|
|  |  |
- 60楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2009-02-02 17:45
|
| | |
新年好,上班了,祝你在新的一年里在技术上取得更大进步。
|
| | |
|
|
|
 |  |
- 61楼
- 依旧
- | 本网技师 (280) | 发消息
- 2009-02-03 13:51
|
| |
|
| |
|
|
|
|  |  |
- 62楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2009-02-03 15:37
|
| | |
|
| | |
|
|
|
 |  |
- 64楼
- 电源技术
- | 助理工程师 (354) | 发消息
- 2009-02-25 21:31
|
| |
CMG大师,上面讲的是反激一路输出的,二路,三路输出呢?Y电容怎么接?
我上次做过一电源,反激的二路输出,接Y电容按你上面说的CY4的接法.但有一路测纹波时纹波电压为100mv左右,我把次级的二个地用Y电容连起来,然后再用Y电容接到初级的地!纹波就减小到30mv以下了(二路都是)
Y电容顺序是,初级地---主路次级地---二路次地.
是电路那个地方设计不合理造成纹波高吗?
|
| |
|
|
|
|  |  |
- 65楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2009-02-25 21:51
|
| | |
看你的情况,是次级各路不共地。此时可以把Y电容接到次级一个输出的地,另外一个的地看各路耐压的要求,如果低可以用瓷片连接起来,如果高就要用Y电容连接起来。对于高频来说,就是各路都是共地的。
|
| | |
|
|
|
|
|
 |  |
- 66楼
- 电源技术
- | 助理工程师 (354) | 发消息
- 2009-02-25 21:57
|
| |
|
| |
|
|
|
|
|
|
|
|  |  |
- 93楼
- admin
- | 高级工程师 (4197) | 发消息
- 2010-05-19 14:29
|
| | |
|
| | |
|
|
|
| |  |  |
- 108楼
- bdzn
- | 工程师 (536) | 发消息
- 2010-12-27 23:17
|
| | | |
|
| | | |
|
|
|
|
|
|  |  |
- 71楼
- admin
- | 高级工程师 (4197) | 发消息
- 2009-04-15 12:37
|
| | |
|
| | |
|
|
|
|
|
|
|
 |  |
- 77楼
- 招兵买马
- | 本网技工 (170) | 发消息
- 2009-08-14 10:45
|
| |
|
| |
|
|
|
|
|
 |  |
- 79楼
- 飞龙在天
- | 本网技师 (212) | 发消息
- 2009-12-09 12:26
|
| |
|
| |
|
|
|
|
|
|  |  |
|
| | |
Y电容初级我认为应该接到MOS管的地,按CMG大师说的,干扰从MOS管的D脚出发,最终回到S脚,所以我认为接到靠近MOS管的地回路阻抗是最小的,可是为什么说要接到大电解的地比较好呢?
还有Y电容的次级是接到靠近变压器引脚的地还是输出电解的地比较好呢
|
| | |
|
|
|
| |  |  |
- 88楼
- cmg
- | 高级工程师 (4928) | 发消息
- 2010-03-18 20:43
|
| | | |
大电解是初级开关电流的最终回路。次级接电解理论上也好一些。
|
| | | |
|
|
|
|
|
 |  |
|
| |
我觉得采用哪种方法要视具体的走线、元件布局以及变压器工艺而定!这四种方法不能简单的进行比较哪种好!
|
| |
|
|
|
|
|
|
|
|
|
|
|
|
|
| | |  |  |
- 97楼
- mgt
- | 工程师 (511) | 发消息
- 2010-08-27 15:59
|
| | | | |
|
| | | | |
|
|
|
|
|
|
|
 |  |
|
| |
学习学习。。
|
| |
|
|
|
|
|
 |  |
|
| |
看完几位大师的争论,我头都大了
|
| |
|
|
|
|  |  |
|
| | |
看到高人论道,真的是收获不小呀。
|
| | |
|
|
|
 |  |
|
| |
来学习~
|
| |
|
|
|
|  |  |
|
| | |
呵呵。。
这个帖子不错。。。
学习 了。。。。。。。
|
| | |
|
|
|
 |  |
- 111楼
- 庞展
- | 高级工程师 (2804) | 发消息
- 2011-05-31 13:04
|
| |
搬凳子听课。
|
| |
|
|
|
 |  |
|
| |
收藏~
|
| |
|
|
|
|
|
|  |  |
|
| | |
好东西.学到不少
|
| | |
|
|
|
|
|
| | |  |  |
|
| | | | |
这个话题不错
|
| | | | |
|
|
|
|
|
 |  |
|
| |
CY4接地方法,原副边都分功率地和信号地,请问CY4应接功率地还是信号地呢?
|
| |
|
|
|
 |  |
|
| |
请问,CY4次级是接在靠近输出端口好还是变压器端好?
|
| |
|
|
|
|  |  |
- 124楼
- Uonaeg
- | 本网技工 (104) | 发消息
- 2012-02-21 14:58
倒数8
|
| | |
|
| | |
|
|
|
 |  |
|
| |
留个记号 好贴必须顶
|
| |
|
|
|
|  |  |
|
| | |
记号
|
| | |
|
|
|
| |  |  |
|
| | | |
学习了。
|
| | | |
|
|
|
| | |  |  |
|
| | | | |
留个记号 好贴必须顶
|
| | | | |
|
|
|
|
|