反激：吸收尖峰电压对能量传递的帮助？

这个的好好理解理解，这个尖峰电压应该是在漏感上产生的吧？等我想想啊。

等着兄弟的佳音。。。。。

还是要理解基础理论，变压器实际上应是一个理想变压器初级串一个漏感次级串一个漏感，你重新画下原理再分析，就不会再有疑惑了。

洗耳恭听高见，请仔细说说过程。。。

漏感是不传递能量的，也就是说，初级的漏感不会对次级产生影响。在mos关断前，需要传递的能量全部储存在理想变压器的初级了。

mos关断后，漏感也没影响吗？

以变压器1：1为例。MOS关断后，漏感和初级电感共同给漏源电容充电，当达到两倍输入电压时，变压器次级给负载供电，初级漏感继续给漏源电容充电，形成尖刺。漏感与漏源电容阻尼振荡结束后，漏源电压恢复为两倍输入电压。
不知可否理解

变压器初级电压+变压器初级电压=MOS漏源电压，对不？
这时候，漏源电压形成尖刺，变压器初级绕组，必然会有相反的尖刺。
通过变比耦合到次级，而次级电压此时会被嵌位，是个固定的电压。
何解？

输入电压+反射电压+漏感电压=MOS管漏源电压。

由：输入电压+反射电压+漏感电压=MOS管漏源电压。
得出：变压器电压=输入电压-MOS管漏源电压
=输入电压-（输入电压+反射电压+漏感电压）
= -（反射电压+漏感电压）
通过变比耦合到次级，而次级电压此时会被嵌位，是个固定的电压。
何解？-----------(漏感电压是个非固定的变数）

输入电压+反射电压+漏感电压=MOS管漏源电压。
得出：变压器电压=反射电压=MOS管电压-漏感电压-输入电压
。。。。不懂你想说明什么

我将9楼Zkybuaa的意思用数学公式体现出来了。。。。。
本贴开始讨论之一：初级漏感的电压对次级输出电压的影响。

他那公式是错的吧，道理上将不通。

老兄，我13楼抄的是将你12楼的公式，随后仅变了个形。。。。。。。

你再好好看看我的公式，然后看看你变型后的公式。

看了三次，，，，，请指教。

变压器的电压等于MOS管电压-输入电压。但这个变压器不是理想变压器。这个电压除以变比不是副边电压。

我那公式中，是少写了一个漏感电压。初级电压回路公式很容易列出来。
但mos关关断之后的能量传输过程，变压器次级电压始终等于输出电压，因为反激是采用峰值整流方式。
但楼上的兄弟说，能量开始传输之后，mos漏源电压依然在变。
根据你列出的公式，可得出 反射电压+漏感电压在变，而反射电压Vo=Vo*N，是不变的。
这说明什么漏感电压始终在变？

最后一句话没有看明白。

我说的和你丫前面说的是同一个意思。

推测一下是这样断的句吧，，，，哈哈哈
这说明什么？而漏感电压始终在变。

我的理解是这样的：反射电压是次级输出通过匝比反射到初级的电压，肯定是不变的，变的是漏感电压
变化的原因，上面的兄弟说了，是因为漏感与MOS的DS电容以及变压器的分布电容谐振造成的

是的，我的意思也是这样的。

漏感的电压怎么来的我想不用再解释，大家都明白。关键是：它的存在对次级输出是否带来影响？理由是什么？

漏感电流和初级电流是串联的，始终相等。
而初级电流和次级电流满足匝比关系，
所以说漏感对次级输出没影响，就有点不靠谱。

讨论已经偏离了主题，我指的是漏感不会对输出电解造成冲击

你还没有说出你的理由？？？？？
为什么不会？

请重新看标题

那老兄你画图分析讲解下，我等望眼欲穿啊。

此图为变压器的实际模型，Lk为漏感、Lm为励磁电感，漏感上的能量如何能通过变压器传递到次边呢？
当漏感为0，即Lk短路，励磁电感无限大，即Lm开路，则变压器就是我们在课本上学了好多年的理想变压器了。

讨论的是反激，不是你所说的模型。

反激变压器模型可不是这样的哦，没有理想变压器，是耦合电感。

尖峰吸收过的，影响能量的传递吧，还有效率也会降低，是不?

不论反激还是正激，变压器模型就是这个模型，就算LLC集成漏感的变压器也是这个模型，只不过是工作方式和能量传递的过程不一样（一个是通过励磁电感来储存能量，再进行反极性转换；一种是直接进行转换）。
前面讨论的漏感的吸收和效率的关系，是因为在关断瞬间，由于漏感上的电流和MOS是串联起来的，如果漏感上的电流下降速度相当快，则在MOS上电流和电压重叠的面积就越小，这样关断损耗会小很多。而漏感上的电流下降速度是由RCD上C的电压与反射电压之差决定的:Ic=-(Vm-Vc)/Lk+I0,所以此差越大，电流下降速度越快，造成MOS的关断损耗会变小，效率得到提高。

Ic=-(Vm-Vc)/Lk+I0 有点问题 ，左右量纲都不一样，但你表达的意思还是很明白的。

呵呵、确实不对，少写了个t，应该是Ic=-(Vm-Vc)t/Lk+I0

我帮你总结一下：
漏感吸收电压大了，对MOS管的耐压带来压力。带来的好处是：加快了MOS电流归零速度，减小了截止交越损耗，提高转换效率。

大错

MOS的关断时间并不受漏感影响。

你大概是想说：MOS关断的时间由MOS驱动源，R，Cgs决定吧。。。。。。。
老兄，你不要老是直接给出“结论”，你也要给出支持结论的理由，过程分析，才能让人信服和接受呀。

关断时间当然不受漏感影响，我想你没看懂我说的意思。
关断时间当然是一定的，我的意思是在这个期间电流与电压有一个交叉的区间，而这个区间电流与电压的面积就是关断损耗，关断的时候，电压线性上升，上升到VDS时、电流才开始线性下降，然后一直到0，关断过程结束。可以想象，当电流下降的斜率不同，那么它与电压包围的面积也不同，这就是损耗的不同。
在一些设计中有人刻意增加MOS的结电容，用来缓冲DS两端电压的上升速度，以降低V与I包围的面积，就是这个目的（当然，同时也存在负面效应）。

有两个问题请教一下：
1.关断的时候，电压线性上升，上升到VDS时、电流才开始线性下降，然后一直到0，关断过程结束。
你写的VDS = 多少？是 =输入电压+反射电压吗（假如：CCM ）？
2. 漏感吸收电压高了，截止时MOS 的Vds电压会增加，这增加了MOS Cds能量，那么开通的时候损耗会增加。按照你的分析，虽然截止的时候损耗减少但增加了开通的损耗，按下葫芦浮起了瓢。。。。

老兄，干脆你重开一贴，讨论下反激MOS关断后的工作状态得了。
最好有联系实际测量波形。

第一个问题：我说的关断过程是指MOS硬关断的过程，如果你要用在这个反激的讨论中，那么VDS=输入+反射+漏感尖峰。
第二个问题：漏感吸收电压高低和MOS管导通时的电压有关系吗？君不见漏感尖峰只是在关断后一小段时间内就与MOS输出电容振荡结束了吗，等到开通的时候，VDS=输入+反射（CCM模式下，DCM下则是不确定的，因为后面波形为励磁电感后MOS输出电容一起谐振的波形，而这个波形是根据L和C的值不同而不同的，反激准谐振模式就是根据这个来的），何来你说的葫芦和瓢？
附图一张吧：

不好意思，我弄错了。下午脑袋不清醒还误认为漏感尖峰一直在那儿呢。。。。。谢谢。

兄前面的说法是没错的。
MOS的DS并联电容后，在开通的时候，并联电容上的储能是消耗在开关管内部的，也就增加了导通损耗。要不然按照前面兄台的说法，只要在开关管的DS并联电容，就可以实现零电压关断了，岂不是更好？但事实上，我们很少这么做。就因为这么做会增大导通损耗。

但某些时候在MOS的DS并联电容后，EMI会好过点（这前提是牺牲点效率）~~~
以下理解不知对不，望矫正~~~谢谢！
MOS的DS并联电容后，等效于加大Coss电容，MOS管关断时，此电压上升率为dVDS/dt，
Coss加大，dvds/dt就变小，故可以在一定条件下抑制高频干扰~~~

将你的话，图示化

1. 红色：MOS 的 Id-s电流曲线。（C点，C' 点画的太长了，应该在漏感尖峰震荡结束时，电流衰减到零）
2. MOS 截止交越损耗能量：三角形ABC ，ABC’的面积（虽然你这个说法不是很准确，这个逼近工程上的应用还是可以的，哈哈）
3.你可以在编辑栏里，点击你的图，以激活，可以拖动大小到适当的尺寸，试试。你上图太大了。。

留个脚印学习

学习！

先顶