【龙腾原创】MOSFET 参数等总结

1——RDS_(ON):Turn on D-S Resistance
先上图


RDS(on) 其实很简单，一句话,MOSFET导通的时候DS间的电阻。我们主要是讨论他们是怎么形成的，受那些因数影响。
上面右图表示的是MOSFET中寄生的一些电容，二极管，三极管以及JFET.上面的左图是表示的等效电阻。
RDS(on) = Rsource + Rch + RA + RJ + RD + Rsub + Rwcml

[size=13.63636302947998px] Rsource 是S极的扩散电阻.

[size=13.63636302947998px] Rch 是沟道阻抗
[size=13.63636302947998px] RA 是积聚电阻
[size=13.63636302947998px] RJ “JFET“形成的等效电阻
[size=13.63636302947998px] RD 漂移层电阻
Rsub 衬底电阻
[size=13.63636302947998px] Rwcml[size=13.63636302947998px] 封装接线电阻之和


这里只提一下形成的JFET形成的原因.
上图：



这个东西我们很少用上，不过你还记得大学模电书上在介绍场效应管的时候，在介绍MOSFET前还介绍另一种叫 结型场效应管 的东西，就是它了，这里是和隔壁的MOSFET结构的P极形成的。


到这里就是介绍了RDS(on)的组成.至于其受什么影响，一个是受温度影响，温度上升的时候，RDS(on)组成部分中有的是下降的，有的是上升的，但RDS(on) 总体是上升的，这个不用怀疑。另外一个影响因数是GATE电压，这个很容易理解，DATESHEET中也会表示不同GATE电压的不同RDS(on)。
还有一个因数就是DS压差:





上面是大概电压加大的时候，一些组成部分的影响。不过总体影响不是很大，而且总体变大还是变小也不是确定的,所以一般不怎么考虑它。
关于RDS(on) 就到这边，明天VTH!
我讲的这些对大部分人都比较熟悉，只是希望大家看过后温习一下，最好有点另外的收获，不一定用得上，也许有一天DEBUG的时候有所帮助！

呵呵，看运气了吧，最纠结的是写了一半，发现打不了中文了，不能直接发帖，有不想关了重来，于是，开个WORD ,写好在贴。
我不是学微电子的，不过我觉得学POWER的，其他原件可以不管，POWER的关键元器件还是知道多一点好，能用上的。我也要好好学习学习那些大神的作品，以前觉得大神门说什么，完全不懂啊！，现在发现大神们说的不懂的更多了！

睡觉醒来，希望今天来得及完成下一个参数——寄生电容。


[size=13.63636302947998px] Qds Qgs Qgd： Gate Charge
[size=13.63636302947998px] 还是上图：
[size=13.63636302947998px]




[size=13.63636302947998px] 发现没有，一上图，就没法打中文了，所以建议最后上图。
[size=13.63636302947998px] 这3个电容最熟悉不过了，一般DATESHEET都会标注。
[size=13.63636302947998px]

输入电容 Ciss = Cgs + Cgd,

反向传输电容 Crss = Cgd
输出电容 Coss = Cds + Cgd


一般这样分类，其实不用去管它叫什么，只需要知道，我在GATE上升的时候，这几个电容在充电还是放电，这就容易了。

[size=13.63636302947998px] 这边重点讲一个电容——Cgd，这货还有个名字——米勒电容，估计是叫米勒的老外怎么它了。
[size=13.63636302947998px]



Cgd也被称作米勒电容（miller）从输入端看其电容要比其实际电容大很多，大，我是这样理解的，D端电压比较高，Gate在这边充电，D端在电容那边充电，所以要把它充满，自然就费劲了。
另外由于它在电路的输入和输出之间提供了一个反馈回路，输出的高频信号会通过回路反馈给栅极，使增益衰竭，所以Cgd会影响高频信号的传输。所以在传输高频信号的话，注意这个电容了。



上个图，看下在MOS打开的过程中，这几个电容的影响。

[size=13.63636302947998px]




[size=13.63636302947998px]



t0~t1: VGS上升，CGS开始充电，到达t1时ID开始充电。(到达ＶTH开始产生电流)


t1~t2：VGS继续上升，CGS继续 充电，到t2时CGS完成充电,VGS恒定， VDS开始下降(其实T1带T2电流上去了，电压为什么没有下来，其实是有小幅下降的，具体我会在关于MOS损耗的帖子里细说),ID到达固定值。(这个时候应该是到达VGD=VTH)


t2~t3：CGD开始充电，VDS持续快速下降，ID恒定，直到t3


t3~t4: 由于CGS CGD 都充电完成，VGS继续上升，直到所供的电压值，即t4.


整天整理这个会疯了的。。。。。。





Note:1）米勒电容CGD充电时间明显比CGS要长，是因为 t2~t3时漏极给CGD持续充电。
2）在t3时，到达开启MOSFET的最低充电电荷。正确的设计原则是供给栅极的电压相比达到最低充电电荷所需要的电压要高许多。
有什么说错了，希望有朋友一起讨论，共同进步啊！

大师，我想问一下在开关驱动的时候有一个下降再上升的下陷区，是由于米勒电容引起的吗。

如图示白色框框部分。
请大师不吝赐教啊。

首先我不知道你这个是GATE 波形还是VDS波形。我建议你先用一个探棒去看，另一个取下，试下波形是否依旧，这个是排除探棒串扰。先瞎试下。
因为PHASE波形中这个下陷是比较常见的，在HMOS关闭，LMOS还没有打开的时候，你看一下L-MOS的VDS，也就是PHASE波形，会不会在上升前也有一个下陷。同样在LMOS关闭，HMOS还没有打开的一瞬间，看下HMOS的VDS是否有下陷。
我感觉可能是这样，在H-GATE关闭，L-GATE还没有打开的一瞬间，由于电感电流在一瞬间是不会变的，而H-GATE已经关闭，那么在PHASE点就被电感拉出一个负压，也就是看到的下陷，或者说在LMOS还没有打开，但其寄生二极管，已经开始继流，导致PHASE有一个大概-0.7V的电压。
如果是GATE波形，那这个负压可能通过MOS的寄生电容，耦合到GATE波形上。
不过这是我个人的看发，我一个朋友说是MOS的GATE端寄生电感，与MOS的CGS,形成LC回路，那个是LC振荡。你看看减小GATE电阻，会不会有改善。
只能这样了，我也是菜鸟一棵啊！不是什么大神！

好吧，下面讲[size=13.63636302947998px]BVDSS

雪崩电压：BVdss，此电压使体二极管（寄生的那颗二极管）反向偏置被击穿，D极和S极被短接在一起, 使大电流从源极流向漏极.
我们都知道MOSFET有一个体二极管，现在我们看看到底它是怎么形成的，还是之前的那个图，红框里的就是那个二极管。





所谓雪崩电压，就是指这个二极管，崩了。
下面是重点：



1, 软击穿，其实也叫电流击穿。
在漏极电压小于额定雪崩电压的情况下，随着D极电压变大，体二极管P-N结中靠近源极的耗尽层越来越接近S区。当电压达到一个值，体二极管的PN结连接到了S区，漏极和源极之间形成通路，并且导致了软击穿特性（如图所示）。此时形成的电流用Idss表示。





沟道长度越长BVDSS越大但Rds(on)也会变大，这个应该好理解，很多时候耐压越大的，[size=13.63636302947998px]Rds(on)也会很大。[size=13.63636302947998px]耐压很大，[size=13.63636302947998px]Rds(on)也小的，肯定很贵。
2, 电压击穿
当电流击穿发生前，体二极管P-N结中靠近漏极的耗尽层到达衬底区。由于衬底区高掺杂，如果在增加漏极电压将导致内电场迅速达到临界值，发生崩溃。


也就是说两种崩溃方式主要看体二极管的PN结先到S极，还是先到N极的掺杂区。
这样就明白了，一个BVDSS，是指两种击穿方式中先导致击穿的那个电压，也就是较小的那个。



一般软击穿（电流击穿），损坏面比较大，大电流烧的比较厉害。

而电压击穿一般就是面积较小，一般是一个洞。
好了就这样了！

继续 Body Diode forward voltage

由于前面讲到体二极管，这边顺便提一下体二极管的Forward voltage。
GATE接地条件下,给体二极管加一个正向电压，使其达到一个特定的电流值（一般为其Continuous Current）,该电压值即为Body Diode forward voltage。
由于P-MOS，与金属接触的是P区，所以，其接触电阻比较大，故而VF相对也较大。


这个其实差不多就是提一下二极管，也没什么讲的。

另外几个参数，我就简单提一下，因为平时不怎么关注，也没有太多要讲的。
一个是 Switching Time
从VGS上升10%到VDS下降至90%为开启延迟Td(on)。


从VGS下降至90%到VDS上升至10%为关断延迟Td(off)。
VDS从90%下降到10%的时间为其上升时间tr。


VDS从10%上升到90%的时间为其下降时间tf。


上个图，了解下;

IDSS 就是最大VDS时,DS的漏电流。
IGSS 就是最大VGS时,GS的漏电流。




终于介绍完了，希望对大家有用，我都快崩溃了！