|
|
|
|
|
|
| | | | | | | 图片最好备注下,测试的都是一些什么波形,这样看起来也就比较清晰直观了。 |
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 这个可能得贴两张图来对比,后面会贴出来,刚出差回来。还没来得及 |
|
|
|
| | | | | | | | | | | 我发现的问题及可能导致的问题:
1.母线电压变高(可能引起IC的Ton时间变化)
母线电压的变化针对不同的IC会有一些对应的调控机制和环路反应的问题,需要实际测试考量
2.VDS电压变高(MOS过电压)
MOS管选择的时候Bv值及雪崩情况
3.Id增大(MOS过电流)
雪崩电流的容忍度
4.变压器饱和(变压器设计余量)
Ton时间的变化,母线电压的变化都可能导致变压器的饱和,需要实际设计留有余量或者做针对性设计 |
|
|
| | | | | | | | | | | | | 针对以上四个不同的问题,下面有一些自己使用的对策,描述下:
1.母线电压变高(可能引起IC的Ton时间变化)
母线电压的变化针对不同的IC会有一些对应的调控机制和环路反应的问题,需要实际测试考量
在输入端加入浪涌吸收原件或者电路:
a.加突波吸收器,也叫Varistor,根据自己的安规和电源规格选择,我们一般就100W左右,多用10D511
本帖最后由 wxj1220 于 2015-9-8 13:37 编辑
-
Varistor
|
|
|
| | | | | | | | | | | | | | | b.在母线上加入RCD吸收电路
具体电容容量和电路参数Pf,电源体积空间,需要电容耐压等有关系,视具体情况而定
|
|
|
| | | | | | | | | | | | | | | | | 2.VDS电压变高(MOS过电压)
MOS管选择的时候Bv值及雪崩情况
a.选料的时候考虑到具体工作情况并留有一定余量是比较好的,当然得考虑成本
b.通过1的手段,降低母线电压,从而减少Surge对MOS管电压产生的影响
|
|
|
| | | | | | | | | | | | | | | | | | | 3.Id增大(MOS过电流)
雪崩电流的容忍度
a.还是选料的问题,不同厂家的MOS在雪崩电流这一参数的差异还是蛮大的,在Surge 到来时,由于变压器饱和,负载电流要求等,都会使MOS的Id电流由大幅度的变化,所以必须关注此项。(针对单端反击)如图:其中信道1:母线电压,信道2:Vds电压,信道3:Id电流
-
Surge到来时MOS周边波形
|
|
|
| | | | | | | | | | | | | | | | | | | | | 4.变压器饱和(变压器设计余量)
Ton时间的变化,母线电压的变化都可能导致变压器的饱和,需要实际设计留有余量或者做针对性设计
a.如果变压器饱和严重的话,可能会有很大的峰值电流Id,损坏MOS管,可适当的调整变压器感值。
b.研究下主控IC的工作模式,是否可能通过减小Ton时间的办法等。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 以上大概讲述了一下我在Surge解决时候的一些办法,接下来就以一款28W的LED电源为例,来列个实例具体讲讲吧 :
电源规格:Vin=90~264Vac f=50Hz
Vo=30Vdc,Io=0.7A
本帖最后由 wxj1220 于 2015-9-21 10:09 编辑
-
简单电路
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 此电源刚拿到手的时候测试波形,在一下所有涉及到的波形中,信道1:母线电压,信道2:Vds电压,信道3:MOS Id电流Surge=600V,L~N,90°,测试波形如下:
本帖最后由 wxj1220 于 2015-9-21 13:22 编辑
-
请看ID电流
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 此测试图明显显示浪涌到来时母线电压和Vds很高,导致MOS Id电流的异常变化。先从降低母线电压入手,前级加入R-CD电路,点解电容6.6uF
测试Surge700V,波形如下:
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 看到上图,通过加入RCD电路的,很大程度上降低了Surge带来的母线电压的增加,措施较有效,还可以通过前前级L~N之间加入压敏电阻实现,在此不再赘述,
通过RCD衰减之后,测试波形还可从Id电流的变化,看到变压器有饱和的迹象,这就需要考虑变压器的设计余量和成本等综合考虑了,
选择R-CD电容之后,逐渐的升高测试Surge电压,测试看看效果,能到到什么程度,再决定电容量的增减
下图为Surge=1000V,L~N,90°测试波形:
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 其实从上图可以看出这个基本已经能解决问题了,
接下来上传通过触发IC的保护机制,从而使Surge电压到来时,母线高到一定程度后,关断MOS驱动,利用MOS的自身抗浪涌电压和雪崩电流能力,度过surge 电压到来的时间,电路图之前已经发过,下面就给出一个实际的测试波形,大家有兴趣可以再细细讨论:
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 既然此次为西安龙腾举办的,我也申请了几颗LSD07的管子,下面就是Surge1200V‘90°时的测试波形:
-
LSD07N65测试波形
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 既然浪涌都测了,也得评估下其他的参数,首先列下用龙腾7A器件测试EMI:
测试布置
-
辐射
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 整改调试完EMI之后,再对效率和Pf,THD做了简单的测试,由于保密问题,不便多上传波形和信息,大家见谅。
最后针对电源做了以下测试:
1.满载开关机测试,
2.输入电压突变,
3.On/Off
等安全方面的测试,效果良好,最后小小的测了一把MOS的温度,超级结MOS确实强大啊 ,温升低了不少啊,
在此还得感谢龙腾给了这次机会和提供样品,才能有一个和大家交流的平台。
最后说下,如果我此贴中有什么遗漏或者错误的东西,希望大家指正,但希望是技术讨论,谢谢大家!
|
|
|
|
|
| | | | | | | | | | | | | | | | | 楼主,浪涌吸收RCD中的C用450V/4.7UF,用市电测试都会有鼓包的现象,有遇到过吗? 本帖最后由 cyq2011 于 2016-1-4 18:11 编辑
|
|
|
|
| | | | | | | | | | | | | | | | | 和电源的功率肯定有关系啊,比如MOS管的电流等级,还有就是满载Surge到来时,Id电流的增幅,p=V*I ,P越大,V一定,那I就越大,需要注意的地方就更多。我是这么理解的,有高见可以讨论一下啊 |
|
|
| | | | | | | | | | | | | | | | | | | 增加的始终都是浪涌部分来的,原来的功率本身有的电流关你浪涌的什么关系,这点需要明确
|
|
|
| | | | | | | | | | | | | | | | | | | | | 你好,是我表述的不清楚么,我是说和功率有关系,增幅是浪涌提供的,但是你原有的功率等级相当于一个既定的平台,加上增幅才是需要面对的问题啊
“和电源的功率肯定有关系啊,比如MOS管的电流等级,还有就是满载Surge到来时,Id电流的增幅,p=V*I ,P越大,V一定,那I就越大,需要注意的地方就更多。我是这么理解的,有高见可以讨论一下啊”
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 原来的机子的电流大小和浪涌是没关系,但是它会影响浪涌到来后MOS管的电流应力,(就像10个饼能吃饱,前九个饼是原来的电流大小,最后一个饼是浪涌提供,要没有前9个那肯定饱不了啊)我是这样理解的,不知道我的表述和你说的是不是有出入,欢迎讨论 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 既然原来机子的电流大小和浪涌没关系,那你在选零件的时候何必加上功率?
按你这么说,假设一个10W的机子,MOS的峰值电流1A,浪涌电流1000A,一共是1001A
另一个100W的机子,MOS的峰值电流5A,浪涌电流1000A,一共是1005A
还用继续说明白不?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 好吧,为了说明问题而说明问题,你给我举一个实际的例子可以么?峰值电流1A,浪涌电流1000A,我只想说,你这1000A是自己臆想的吧?要真能有1000A,你的机子早炸飞了吧。理论推理是可以,但也有个区间吧,亲
我只是在就浪涌可能影响的问题发表自己的看法和观点,有不同观点可以发表,对于你这么发表观点的,我表示不欢迎,谢谢。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 呵呵呵呵,既然不欢迎,那讨论就此结束,懂的还是懂,不懂的还是照样不懂
本帖最后由 qq80644864 于 2015-9-10 14:07 编辑
|
|
|
|
|
| | | | | | | | | | | | | | | 你们公司是做什么产品的?10D511的够吗?510-误差50V,460V,直径10的压敏抗压性能可以?
|
|
|
| | | | | | | | | | | | | | | 10D511?
那这电网电压是需要稳一些的哦,不然可能撑不住;
|
|
|
|
| | | | | 請教一下樓主,我在驗證SURGE的時候遇到一個問題:打4KV差模,6KV的共模,沒打死,總是跌落,但是我4KV的共模卻不跌落。
對策,更改mos,更改10471/14561的壓敏電阻,加了氣體放電管(200V-300V)也是一樣的跌落,正常輸出12V,但是已經跌落到6.02V。
不知道版主能否給個建議?
另外,我斷了Y電容,也是跌落,請教樓主,是否有此經驗?
|
|
|
| | | | | | | 你好,我做的多是差模的,而且LED电源要求是能在一定时间自恢复就OK,我有几点建议:
1. 看看你设计的电源的行业标准,是否有涉及一定时间自恢复即可得要求。
2.针对差模,可能选择MOS的时候需要选择一些耐压高,雪崩电流大的,Toshiba的还不错,同时有条件,抓取一下MOS的Id电流波形,看变压器涉及是否余量足够,因为针对固定导通时间的IC,母线电压高,反击的时候变压器容易饱和,这样电流就会很大,导致失效。
3.看看IC的控制方式,我有在前段加电路,当Surge使母线搞到一定程度时,用电路拉掉驱动,关断MOS,让MOS硬抗,当然这个是建立在自恢复的基础上,不知道你的电源是否有这方面的相关规定要求
4.再就是在前段加一些RCD吸收电路,电解电容大点效果会更好 。但得考虑不影响你的其他参数。
5.共模的研究得不多,我看看再回复你
|
|
|
| | | | | | | 气体放电管的直流击穿电压应选取600V,(LT-B8G600L)。
电压跌落是有些元件打坏导致的。
|
|
|
| | | | | | | 你的电源没有被打死,说明MOS是扛得住的,只是电源进入保护了,一是过压保护了,二是过流保护了,三是环路要重新调一下。
|
|
|
| | | | | | | | | 现在就是利用LED电源的这种间歇保护模式,经过前级的一些消减,让MOS不至于扛整个Surge的能量,这样又符合国家的相关标准,有点钻空子的意思,但是还是得在前级做好必要的防浪涌措施,选择不错的MOS,龙腾的感觉不错,可能平面管子能好一点,
|
|
|
|
|
| | | | | 这帖子,图文并茂,方便大家直观的了解改进措施引起的波形变化。
不错!
|
|
|
| | | | | 加上RCD,和泄放浪涌的器件,最终波形是什么样的?
直接来个改进前后的对比,更直观,震撼!
|
|
|
| | | | | | | 明天去找点波形传给大家看看,那个项目有些波形只是当时测试看,并没有保存,可惜了 |
|
|
| | | | | | | 某款电源测试Surge电压500V,L~N,90°,RCD电容为4.7uF时候的波形和RCD电容为4.7uF+4.7uF波形对比
本帖最后由 wxj1220 于 2015-9-25 10:46 编辑
-
RCD-C=4.7uF
-
RCD-C=4.7+4.7uF
|
|
|
| | | | | | | | | 浪涌保护电路之前提到过,涉及公司机密,不能具体电路加解释,但是原理都给大家说到了,下图为电路加上前后测试波形对比
本帖最后由 wxj1220 于 2015-9-25 10:53 编辑
-
未加浪涌保护电路
-
加上浪涌保护电路
|
|
|
| | | | | | | | | | | 浪涌也说了很多,那么针对浪涌失效的分析,如果没有抓到波形,该怎么办那?
或许半导体失效分析也是个方向,这里贴几张刨片的失效MOS图:
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 是上面那条邦定线挡住了,腐蚀掉后应该在图上标的红圈位置,给分析下,什么问题导致的?
本帖最后由 wxj1220 于 2015-10-8 15:42 编辑
|
|
|
| | | | | 楼主继续努力,给大家带来更多的直观波形图。
本帖最后由 XIAOTU80 于 2015-9-23 12:50 编辑
|
|
|
|
|
|
| | | | | | | | | 不错的帖子,分析的有道理,关键就在于变压器设计,如果在饱和的边缘就很容易当机
|
|
|
| | | | | | | | | | | 是的啊,整改过很多,变压器是个很好的突破口,综合下IC的控制逻辑和变压器成本生产方面的考虑,应该有更多的思路出来
|
|
|
| | | | | | | | | | | | | 浪涌,比如额定220V输入的开关电源。有共模的,常打4KV;有差模的, 常打2KV.
共模的时候 输入每根线对地的波形情况也不一样吧?
在这些测试条件下,电源上的漏源波形,输出波形,辅助供电电压等关键点的变化幅值有多大?还有输入线和大地的波形变化。
加哪些措施抑制波动的效果就很明显?
其实这个可以做很多工作,上传一堆波形来对比分析。
|
|
|
| | | | | | | | | | | | | | | 你说的确实很多,我现在做的主要还是差模的,最高就4Kv,共模的没咋接触过,不太了解,
在浪涌到来时,辅助供电电压曾经有关注过,测试波形没找到,还是有微小变化,因为一般IC内部在VCC处都会有一个稳压管或者我们设计的时候会在那块有一个稳压管,所以一般不会对IC有什么损伤,除非时浪涌到来时,MOS管损坏导致的IC失效。
你这么一说,我发现很多问题都没有细细的去关注啊,以后还得多关注下,
|
|
|
|
| | | | | top ! up ! up ! good !
come on !
|
|
|
|
|
|
|
| | | | | | | | | | | surge:输入端的热敏电阻作用很大,压敏选择要恰当,还有大电解也要扛,别选太差的 |
|
|
| | | | | | | | | | | | | 热敏电阻在大功率才会用到,主要是抑制Inrush的,
压敏主要是安规浪涌方面的作用
你说的大电解也对,只是在Adapter上出现的多,但是对PF 有要求的单端反击LED电源,这个东西不能太大哦,我一般最大也就10UF
本帖最后由 wxj1220 于 2015-9-29 15:50 编辑
|
|
|
| | | | | | | | | | | | | | | 热敏电阻主要是考虑开机的浪涌电流抑制吧。
冲击浪涌时,起的作用没研究过
|
|
|
|
| | | | | | | | | | | | | | | | | 大功率就用到DSP了,这个也就一个小IC做控制,很多还是要外部电路完成 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | 是的,很多把全桥或者半桥的MOS加二极管都集成到一起了,何况这种非功率级的逻辑电路啊
|
|
|
|
| | | | | | | | | | | | | 1.母线电压变高(可能引起IC的Ton时间变化)
母线电压的变化针对不同的IC会有一些对应的调控机制和环路反应的问题,需要实际测试考量
浪涌的时间这么短,电源的环路会有反应吗,,, |
|
|
| | | | | | | | | | | | | | | 会的,我帖子里面有涉及到,可能电源比较简单,就没那么深入和复杂
|
|
|
| | | | | | | | | | | | | | | | | 你需要做的几个波形对比1.输入SURGE原始波形
2.经过一级共模或差模后波形变化
3.整流桥之前的SURGE波形
4.变压器次级波形
5.芯片供电波形
6.吸收回路二极管波形
等等,这样才比较全面,有利于可靠性的分析等等
|
|
|
| | | | | | | | | | | | | | | | | | | 你好,1,输入Surge原始波形帖子里面有的,再附上
|
|
|
| | | | | | | | | | | | | | | | | | | 其他的波形只是在当时测试的时候抓去过,并没有保存,目前也没有合适的项目做这些工作,所以抱歉了,如果后面有要做的,我会把你要求的波形保存下发上来的,谢谢指导
|
|
|
|
|
|
|
|
|
|
|