|
|  |  | | | | | 请教一下楼主，环路分析测试频率测到多少合适，比如开关频率70K的反激，环路测到频率多少合适？
|
|
|
| | |  | | | | | | 照扫到开关频率也没关系啊。
反正后面那段，增益都很小了。
|
|
|
|
|
 | | | | | 若没有环路分析仪，就通过输出动态负载响应进行判断，测试条件：规格书标定的最低温度运行（如-25℃），额定输入电压，输出不要额外挂电容，负载进行半载---满载---半载切换（一般电流变化率可按照工业电源的标准0.1A/us的变化率设定），若此时输出动态响应能做到这个样子，基本就能判定环路很稳了：
如果有环路分析仪，就好说了，低温条件下，典型输入典型输出，测开环Bode图，相位裕量不小于60°，幅值裕量不少于8db，基本就能保证环路很稳了：
本帖最后由 荨麻草 于 2016-1-28 12:24 编辑
|
|
|
|
| | | | | | | | | 不是，上图对应的Bode图带宽比下图略宽一些（20KHz）
PS：下图对应的动态响应
本帖最后由 荨麻草 于 2016-1-28 13:08 编辑
|
|
|
| | | | | | | | | | | 第一个动态波形图，相位裕度很大啊。
有点太大了，回复慢。
|
|
|
| | | | | | | | | | | | | 环路补偿考虑的是全工作范围（高低压，高低温，空满载等），稳定压倒一切，反应太快一般是牺牲稳定性为代价的，很难保证权工作范围内的稳定，不可取。
说到恢复时间，我认为，许多教科说简直是站着说话不腰疼，让他设计一个全工作范围内及稳定，恢复时间又短的电源试试？
本帖最后由 荨麻草 于 2016-1-28 13:44 编辑
|
|
|
| | | | | | | | | | | | | | | 稳定，也不能只固稳定啊。一般不是说，大于45度就稳定么。
那个波形，看着应该有80度以上。
|
|
|
| | | | | | | | | | | | | | | | | 有时候我都怀疑，教科书上写句话的人到底有没有做过电源。。。  |
|
|
| | | | | | | | | | | | | | | | | | | 这个就不好说了。
我一般是会调到让它稍稍振一下。
实际测出来，大约是 50~60度这样的裕量。
这样调出来，过冲比较小，恢复也比较快，而且算是稳定的（按书上说的45度）。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 全工作范围还是一个点？若全工作范围能保证50度以上的余量，是没有问题的；如果只是一个工作点，就要再多测试测试了。
另外，过冲与带宽相关，与相位裕量关系不大的。 
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 我也正在调试环路，请问过冲跟带宽有怎样的关系，谢谢
|
|
|
| | | | | | | | | | | | | | | | | | | 环路分析仪的资料是这样说的，我觉得这个应该是比较靠谱的：
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 环路分析仪的资料，是要要求多点测试的哦。
多输入电压，多输出负载，多温度。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 根据我自己做的大量测试及分析，对峰值电流模式控制的变换器，如果保证在全工作范围内工作稳定，调试的时候：
典型输入输出条件下（常温），相位裕量不低于60度（最好不低于70度），幅值裕量不低于12dB，并且在穿越频率处，相频特性曲线呈现微微上翘的趋势。如此，基本可保证全范围内工作稳定，并且具有不错的动态响应。
对于电压模式控制的变换器，搞起来就比较麻烦了，全工作范围内，功率级的Bode图变化比较大，几乎没有多少规律可循，也许只有老老实实一点点调了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 电压模式的，我觉得主要麻烦在 DCM 和 CCM 两种模式的平衡问题。
因为，轻载的时候 DCM，那个状态完全就和 CCM 的不一样。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 还有一个大麻烦是：输出LC构成的谐振尖峰（电源的效率越高，这个尖尖就越明显）是放在0dB以上，还是0dB以下。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 这个只要LC选得合理，也还好吧。
好像是说，C比较大，L比较小的时候，尖峰就会高。（不知有没有记错）
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那个尖尖主要由电路中的损耗元件决定的（如电感DCR，MOS电阻，电容ESR等），损耗元件越小，直观的体现就是电源效率越高，这个尖尖就越高。
对于一些低压大电流的电源，输出电感是几百nH级别的，输出电容只有两三百uF级别，还不准外挂电容（体积要求苛刻），这种情况下，这个尖尖非常不好处理。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我看资料上的图，应该是电容越大，L越小，尖越高啊。
难道咱们说的不是同一个地方：
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这份资料是把ESR，DCR以及MOS的Rds都给忽略了（当LC的量级很大，这些寄生参数是可以忽略的），结论是对的。
然而，当LC以及负载电阻R量级很小（比如5V40A输出的VMC正激），这些寄生参数就不可忽略了，此时影响那个尖尖的反倒是这些寄生参数。具体的推导可参考一些考虑寄生参数的VMC小信号文献。
PS：22楼关于那个尖尖的形成原因，我只说对了一半
Q值得大小，决定了尖尖的大小
本帖最后由 荨麻草 于 2016-1-28 15:46 编辑
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 是的，线路内阻，是会产生另一个尖。
这个，我觉得要看情况。
比如，这个尖如果比较接近开关频率的话，我可能会考虑放在 f0 右边。
然后，再用补偿把它压一压。（至于什么零点极点的，我就搞不清了，这两个词，我一直觉得不够形象，所以干脆不用）
反之，则放在 f0 左边。如果放在左边，那应该也没有必要去压它了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 若不对电源的体积进行限制还好说（直接加大输出容可以解决好多环路问题），若严格限制体积，电压模式控制就苦逼了，比如我们做模块电源的，体积就那么一丁点，还得要求稳定可靠，还得要求动态响应好（不额外挂输出容的条件下），那个尖尖太难处理了，普通的Type II，Type III基本搞定不了。赞一个：陆工解决问题的直觉很强大。
本帖最后由 荨麻草 于 2016-1-28 16:11 编辑
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我没什么水平，就只知道去凑。
哈哈。
要什么波形，就调整电路去凑出来。 
当然了，也不是什么时候都凑。
环路这个东西，目前还没能力算不出来，所以只能先用凑的办法。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 要想调到又快又稳，是比较难凑的。
首先，环路的功率部分，不能太慢，比如 LC滤波，光耦，IC的恒流源和C，这些都不能太慢。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 比如说，有次看那个尖（应该叫 极点是吧），刚刚好在 f0 右边一点点。
搞得增益曲线下降不快，裕量不够。
我直接将光耦串联的电阻减1半，增益整体抬高6dB，检查相位还够，搞定。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 跟光耦串联的电阻（Rled）减小一半，DC gain增加一倍，幅频增益向上提升20*log（2）= 6.02dB。
Rled那里有个小坑哦 ，如果Rled与CTR匹配不好（运放可能会在输出空载时发生饱和），此时做空满载切换，环路有一段时间处于开环状态，动态波形会比较难看。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那个电阻，我一般不会取太小的，也就是光耦电流余量，不会给太大。
所以，减小一半是没多大问题的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我真正为运放饱和头痛的，是之前做的一个磁放大电路。
因为运放输出的动态比较大，会达到它的电源电压附近，所以饱和后恢复很慢。
结果搞得环路非常不好调。 
用光耦反馈，或是直接反馈到PWM IC的，还没有试过运放饱和。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你的："之前做的一个磁放大电路"，这个产品量产没？
加这个“磁放大电路”是为了解决交叉调整率的么？还是为了提高效率的？
很关心这个，麻烦Coming.Lu-陆先生，请回复下，谢谢！
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 量产了。
之所以用磁放大，有几个原因：
1. 多路输出，每路要单独电压 正负10%可调。
2. 多路输出，每路要单独OCP。
3. 多路输出，上电时序有要求。
4. 体积有点紧。
5. 担心用多组电路，频率不同步，引起别的问题。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 有考虑过用这个芯片吗？
UC3838A
这是TI公司的芯片，专用在磁放大电路上的，只是不知为什么TI官网没这个资料下载！
另外：能把你调的那个电路发上来看下吗？
谢谢啦！ 
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 公司里用的，不能发上来。
就是运放和比较器，做的反馈和保护。
|
|
|
|
| | | | | | | | | 负载设置2ms，600ma/us
-
image.jpg
(2.27 MB, 下载次数: 43)
负载设置2ms，600ma/us
|
|
|
| | | | | | | 跃变波形要恢复到输出电压才算合格吗？我电子负载设置时间2ms，跃变没有恢复到输出电压那个点..
|
|
|
| | | | | | | 大师 这里说说输出不接额外电容？比如BUCK这种拓扑里的输出电容也不接吗？
|
|
|
| | | | | | | | | 额外加电容---一般指的是客户在应用电源产品的时候，输出加的电容。
|
|
|
|
| | | | | | | 看到这里也想问一下，因为没有用过环路分析仪，所以有环路分析仪的，调试起来会比用负载突变的方法方便很多？
环路分析仪，也需要多种负载高低压温度等环境下测试参数？
借助环路分析仪，是不是可以不断修改参数，直到满足稳定条件，留有一定余量，就可以稳定工作了？
调试电压模式时，用环路分析仪，有啥好办法能较快的调试稳定且动态特性要好？
|
|
|
| | | | | | | 版主你好，这个判断波形在没有环路分析仪的时候，是个非常实用的办法，我有个疑问希望您给解惑。
测试波形时，示波器是在板端还是在线材的末端呢？
假如是多口充电器，有多个USB输出口的电源（如5V 10A 5usb）应该将示波器连接到那个位置合适呢？
因为在实测中发现，不一样的点，波形的振幅也不相同，因此而迷惑。
|
|
|
| | | | | | | | | 你说的这个是测输出纹波？
如果测量的是纹波的话，越靠近板端测量值越小，引线较长时，需要外加小电解电容才能比较准备的反应电源板端输出的纹波振幅大小。
|
|
|
| | | | | | | 你好，我想问个弱智的问题哈，你那个环路测试仪测试的波形怎么看？？？教教 谢谢 |
|
|
|
| | | | | 带多少电容才能保持稳定，这个有根据啥能计算出来的方法？ |
|
|
|
| | | | | 没有环路分析仪时，可以直接通过缓慢加减载，缓慢调整输入输出电压来改变输入输出条件，同时用示波器观察输出波形变化。看环路稳定性。
|
|
|
收藏
分享
津公网安备 12010402000296号