反激的断续和连续

这是反激变换器工作在CCM模式下的典型波形，上面的是开关管和整流管的电流波形，可以看到二极管的反向恢复会在变压器初级形成一个尖峰。
下面的是MOS的DS电压波形，可以看到mos关断时，会有电压尖峰发生。震荡的频率和幅值又和哪些参数有关呢？

CCM下：
振荡频率与Lk，Cp，Cds有关。

那就烦请老兄分析下，mos关断后发生了什么呢？要考虑进各种寄生参数，比如变压器的分布电容、初级漏感、次级漏感、mos的Coss、整流二极管的Cj~

考虑进各种寄生参数，可以发论文了，直接不可能。只能抓抓主要的，枪打出头鸟。

呵呵，那就简单说几句啊，定性分析，不需要定量分析～
关于工作时序的问题，论坛里以前也讨论过，但没有系统总结过～

话说搞懂反激，月薪不是问题。

做了一年多反激，调了三个反激电源，原理图设计，变压器打样都会。但是环路补偿、开关噪声、RCD嵌位等个人认为的核心问题却没能从理论高度彻底独立推算一遍，形成自己的见解。心中甚是纠结是要去做电源还是做模块大机储能呢

能不能说直白点

问个小问题：你图中iD在CCM模式时，当开关管开通瞬间有一个很高的尖峰电流，能否讲讲这个峰值电流产生的机理？可否有什么抑制办法？谢谢

这个电流就是CCM下的整流二极管的反向恢复引起的，措施就是用快恢复的二极管，但无法避免反射的电流尖峰。
我上传的这两个图，来自这个文件，我觉得很有味道，有很多细节值得去探讨~
flyback. DCM CCM.pdf

继续9楼的：
按张兄的说法DCM模式应该没有电流尖峰了，可上面的图仍然有哦~

上面的图是CCM模式下的，当然有了，下面的图才是DCM模式下的，是没有电流尖峰的~

虽然没有二极管的反向恢复电流，但变压器有杂散分布参数。
DCM模式下仍然有电流尖峰，只是没有CCM模式下那么大而已。

哦？DCM模式下的这个电流尖峰，从何而来？请兄台详解~

两个主要来源：
1，MOS管Cds放电形成；
2，Cp与初级侧的回路杂散电感Lo谐振放电形成。

老兄既有此说，不妨答复下5楼的问题。
按照你的意思，不仅限于反激变换器，任何开关管导通的时候，都存在你说的问题~

不完全是，谐振放电是需要有回路的，如果没有回路的话就振不起来了。

硬开关下：任何开关管导通的时候，应该都存在5106所说的Cds瞬间放电，出现的电流尖峰。

呵呵，想想miller效应吧，开关管导通的时候，ds的电压下降产生的电流，不一定是通过导电沟道的吧？
我觉得还是把5楼的问题，弄清楚一步步来~

张兄的疑问，引起了我再次思考：
在miller期间：Vg的电位几乎保持不变，Vd的电位在线性下降，
此时：miller电容Cgd的电流方向是：from g to d ，记做Igd
因此：Cds电压下降产生的电流应该I-c(sd)和Igd一起通过Rds。
（注意电流I的下标字母，表示电流方向）
兄以为何？

越来越偏离我想要讨论的方向了，我的本意是想搞清楚５楼的问题，关于弥勒效应，你不妨另开贴去讨论～

5楼的问题，感觉太难回答。

你前面领军，俺在后面跟随。

呵呵，因为难回答，所以才讨论~
你是做charge的，对反激比我们了解得更多些~

汗颜，通常是DC-DC 的。

一遇到这种问题，二位老兄就要展开一番大战，呵呵

我觉得工作时序是这样的~
1、MOS关断之后，初级励磁电感和漏感储存的能量，对变压器杂散电容和MOS的输出电容放电，这个过程近似线性充电过程，当然也可以看做谐振过程，只是谐振的Q值很小，近似线性充电~
2、当DS两端电压，上升到Vin+Vor=Vin+N*（Vo+Vd）的时候，如果次级没有漏感，那么能量就会向次级释放。但次级不可能没有漏感，所以为了克服次级漏感的影响，DS的电压会继续上升一些，次级才会建立电流。DS的电压会继续上升多少，跟次级漏感有和定量关系呢，这是我想问的~
3、次级电流的上升过程，也是初级电流的下降过程。而初级电流和初级漏感中的电流是串联的，两者是同一个电流。漏感电流下降为零的时候，也是次级电流的峰值。所以漏感电流的下降快慢，关系到初次级安匝的转换速度。而漏感电流的下降速度， 明显与反射电压与RCD中C两端的电压有关。

这段话先记下，等脑袋清醒的时候再来辩驳。
昨天夜里失眠，今天晕晕的。

呵呵，好的，这只是我个人的理解，不一定正确。理越辩越明，请老兄指点。
老兄不是搬家了吗？怎么还失眠呢~

家人还在住那里，我时而回家一趟住。
两者相差1公里左右。

1、我觉得应该说是MOS管关断过程中比较合适，而不是关断后。
2、即使副边有漏感，在DS两端电压上升到Vin+Vor=Vin+N*（Vo+Vd）后，副边电流会逐渐增大，增大的速度受漏感影响，由于实际上漏感都比较小，我们看到的CCM过程电流上升比较快。类似梯形，但实际上还是有上升速率的。
3、既然是串联，能量传递过程中，漏感中电流就不可能降低到零。因为漏感干副边也是串联的，漏感中电流变成零，其不是副边没电流了？

1、第一条指正得很对，是我表述不准确，确切的开始时间，应该是驱动脉冲的下降沿~
3、至于漏感中的电流能否降到零的问题，我觉得是可以的。在这里说的是初级漏感。
初级漏感中的能量，除了一部分给变压器杂散电容和MOS输出电容充放电外，剩下的部分，全部被RCD电路吸收了。这时候的初级回路相当于开路，已经不再有能量存在。而RCD吸收了漏感的能量之后，D断开，开始RC放电过程。

“3，漏感电流的下降速度，明显与反射电压与RCD中C两端的电压有关。”
请问楼主，确切的说，是不是漏感电流的下降过程，是与钳位电容的电压和反射电压的差值有关呢

C上电压和Vor的差值越大，漏感电流下降越快，转换的效率越高，
而这个过程是电压和电流叠加的过程，
那么，楼主觉得TVS做吸收相比RC来说有什么优点呢

1. 对于一个特定规格的输出，其匝比定下来后，反射电压也应一定了吧？对吗？
从漏感的下降速率几个参数来看△i_llk/△t=(Vc-Vor)/L_llk，要减小开关关断后LLK与Coss引起的振荡而产生的损耗，L_llk对反击式来说2-5%*Lm漏感可能是一个合理的要求了吧？那幺剩下V_C给我们变动来提高效率了，如何调整来提高V_C？

反射电压Vor=（Vout+Vd）*N1/N2，也就是输出电压加上一个整流二极管的压降在变压器初级的折算。
单一靠Vc变动，不能得到最优值，提高Vc的话，降低嵌位电容C的值就可以了。但这个值太大太小都不好～

我是看到79楼“C上电压和Vor的差值越大，漏感电流下降越快，转换的效率越高，而这个过程是电压和电流迭加的过程“ 去理解，
漏感电流下降越快，我是理解为Di(t)/Dt，所以我就有上面这段理解，我还有一个猜测就是是否漏感电流下降越快，初级能量传递到次级的时间越快，而效率越高，另请教：从Di(t)/Dt=(Vc-Vor)/Lk
来看，通过漏感的电流方向从Vc至Vor(Lm)方向吗？

是的，漏感电流的下降速度Di(t)/Dt=(Vc-Vor)/Lk，反射电压越大，下降的越慢。

5楼的问题，感觉很难，很复杂

严重同意，这两个图对弄清反激拓扑，有重要指导意义。

楼主：PDF怎么看不到呀？？？

好帖子，，膜拜了，感谢精彩的回复，受益匪浅

用合适的肖特基行不行？

请问lz，二极管的反向恢复会导致变压器初级形成一个尖峰？怎么理解？谢谢

根据N初*I初=N次*I次
可以理解

这个就是初次级安匝数守恒的公式，原理就是磁动势没法突变

磁动势不能突变呀。。
次级对初级的反射。计算如37楼。

不明白你说的，按我的理解方向恢复电流就是按照NI=NI反射，还请解答

你的NI=NI
成立的依据是什么？

就因为磁动势不能突变，所以才会有的反射电流尖峰~
反激变压器的磁动势为次级安匝和初级安匝之和~

哈哈，我是让39楼去看38楼。

是啊，所以为什么你说我的这个说法有错误？

我理解的这个尖峰由几个因素：RSD吸收的D的反向恢复；输出二极管的反向恢复，变压器结电容放电。

还有个就是我上面说的Cp与Lo谐振放电产生的，这个比较隐蔽。

请问你的CP，LO指的是什么

Cp：初级线圈杂散电容
Lo：初级侧回路杂散电感

哦，确实，这个比较隐蔽

我哪儿有这样说呀？兄台？

我理解你的意思了，但是输出二极管的反向恢复电流并不影响变压器你的这个原理

是输出二极管的反向恢复电流反射必须服从这个规律。

说实在的，我从前面38楼那里开始看到这里，我也没看明白你想表述什么思想。

你认为他怎么违背这个原理了？

我还是不说话了。反正说了，别人也能得出相反的意思。

可能我理解错你的意思了，大家讨论而已

我只是想知道什么原因你说我的思路什么地方有问题，不知道原因心里不爽。。

我是在解答35楼的问题的原因，并让他看你37楼的计算。
不说别的了，
集中精力回答楼主的问题。

说实在的，我也没明白你前面要表达什么意思~

很久没有注意看基本定义，连NI定义为磁动势都不记得了，自卑一下

这是安匝守恒啊

久闻zkybuaa大名，今日见贴，果真贴如其人，学习了

有时间仔细拜读。

不知道这个尖峰会对纹波造成什么样的影响

‘不能让它沉下去。。顶起来。。

你不是说低压输入时才容易进入CCM模式吗，这时候总体电压较低，有点尖峰有什么关系呢？

看不懂，只能努力学

这是反激工作在DCM模式下的典型波形，上面的是开关管和整流二极管的电流波形，可以看到二极管已经没有了反向恢复。
下面的波形，是MOS的DS电压波形，可以看到有两个震荡：一个是MOS关断时的震荡，一个是能量释放完毕后的震荡。两个震荡的频率有很大的差别。
而且可以看到mos关断和次级整流二极管的电流，有一小段时间上的延迟。这段延迟跟初次级的漏感，有何关联呢？

第一个高频振荡，Lk在分母；第二个低频振荡，Lm在分母。Lk与Lm不在一个数量级，频率当然差别很大。

这个影响仔细想想就能够知道，MOS关断时，DS电压谐振上升，一直要上升到输出电压的反射电压+输入电压时输出就应该建立电流，但是这个过程由于输出漏感的影响，电流不可能马上建立，需要有一个过程。

变压器等效电路图中输出漏感是与输出串联的，想想就能清楚为什么

MOS关断时，DS电压谐振上升？我倒感觉是线性上升的，因为这时候的励磁能量还没有向次级释放，能量很大，变压器初级类似个电流源，向Cds线性充电。

测测波形

关断的时候相当于通过一个电感对一个电容充电

这个应该跟副边的漏感没有关系，主要由原变电流及MOS管DS之间的电压决定。

是啊，对于单路输出可能影响不明显，但是多路输出的时候就会有较大影响

这个延时，属于恒定的原变电流给电容充电，充电到副边整流二极管之前的正偏之前的一个延时，这个延时跟多路输出有什么关系？

没什么关系，我只是想到其他方面，我的想法是，多路输出的时候，各路漏感不一致会导致每一路的延时不一致。如果各路输出漏感完全相同就不会出现调整率问题了

对于王工64楼的观点，认为这个时间延迟跟次级漏感无关，我不敢苟同。
我认为次级漏感越大，这个时间延迟越长。

我不参与了，要不还是吵成一锅粥，大家回复之前，可以自己好好的想想，把思路在脑子里好好的过一下，然后整理出来。别跟吵架一样，你一句我一句。自己最后都不知道自己说的是啥。
个人观点：你可以再看看对不对，
1、在原边MOS管电压升高到输入电压+副边反射电压之前，也就是变压器副边电压升高到输出电压+二极管压降之前，副边是肯定没有电流的，这个没问题吧？
2、再从理论上来说，不考虑布线压降但考虑副边漏感，只要变压器副边电压高于输出电压与输出整流二极管压降，也就是副边漏感就会有一个电压，那么副边电流就会增加，这个时候副边已经有电流了，从无限小的阶段来说，这个电流应该是有一个增加的过程的（受漏感电流不能突变影响）但从大的方面来看，这个上升还是可以忽略的，也就是CCM中电流上升我们不考虑上升时间。
3。你把你图无限放大，你应该能看到，在下图电压升高到输入电压+副边反射电压的时候，电流就已经开始上升了。之前的时间属于延时，后面的不属于延时。只是一个上升过程。

谢谢王工的解释，很精彩很受益。
可能是我表述有点问题，我想问的时间是：次级电流从零上升到最大值，需要一定的时间，这个时间跟哪些参数有关呢？应该跟次级漏感有关吧？能否定量分析~

想插嘴，插不上呀。

老兄谦虚了不是？
做charge的，对反激会比我们一般人更精通些~
老兄不能太保守啊，多多指点才好啊~