| | | | | 1、 网申 大家都需要到他们的网站上申请职位,建议大家填简历的时候,项目经历要填与所申请职位相关,这样的通过率更高。我们同学中有的经历不少,可网申却没通过,大家一起分析总结了下,发现过与不过的简历存在上面所说的差异。
其实网申没有过也没有关系,有个词叫“霸面”,可以在现场填表和递交简历。
填表的时候有个细节,就是你意愿的工作地点是?深圳?北京?亚洲?全球?,果断选全球。
2、 技术面
首先简单自我介绍,然后根据我的简历内容提问,主要问了以下几个问题:
A、看你简历上写做过反激电路,先画一下反激电路。
B:画出Vds波形并解释一下
C:你的变压器是怎么设计的?
D:如何判断变压器饱和没有?
E:如果饱和了有什么办法解决?
F:画出毕业设计的电路框图并解释原理。
G:其中有用到boost电路,推导一下占空比D的公式?假如现在D拿掉会怎么样?C拿掉会怎么样?
H:你做过PFC电路,效率做到多少?PF值多少?PF值算到多少次谐波?
整个过程,基本都是围绕简历所写的项目经历来问的,只要对写在简历上的内容特别准备下,相信都没有什么问题的。注意不要贪多,把自己不熟的也写上去,这样可能弄巧成拙。
以上我基本都回答到了,除了最后一个PF值是算到多少次谐波,真心不懂,这个是仪器自动测试的,就看测的那台仪器是算到多少次谐波了,得问仪器厂商才能知道。
顺利进入下一轮:
3、 群面/小组面
这个过程40分钟左右。
10位同学一起进入,首先自我介绍,每人一分钟时间。必须控制好时间,HR居然真的拿表计时!说短了停在那比较尴尬,说长了1分钟到了即止,不管你说到哪里。很多人会紧张。
介绍完之后就是分组,分成两个组,并指定一个组长。
之后HR随机提问,比如:
A、 XX同学,你做的最成功的一件事?
B、 我们为什么要选择你,你与在坐的各位相比有什么优势?
C、 你最喜欢的一位老师?为什么?
这些问题都没有标准答案,自己能说得通就可以。接下来就是一个排序题,成功人士的10个重要因素,按重要程度先后顺序排。5分钟讨论并给出结果,然后每组找个人出来做总结发言。
在这个环节我的看法是不要太沉默也不要太张扬,要表达自己的观点。
下面到了比较有压力的环节,HR问组长:假如现在必须淘汰一个人,你们组该淘汰谁?
这个比较难办,其实当作一个游戏就好,并不是组长说淘汰谁就真的淘汰,我们组5人都进入了下一轮。
有一个观点是不要淘汰自己,这里不需要谦虚,华为是需要有狼性的人。如果你自爆了,就说明你是个顶不住压力的人。
4、 BOSS面
其实与一面的技术面差不多,首先自我介绍,然后根据简历来提问。
不过没有上面那么细,主要是毕业设计方面问的比较多。
还有其他一些,比如你为什么读研?华为有什么地方吸引你等等都是非技术性的,回答起来难度不大。
临近结束的时候,问我是否有疑问。之前看了攻略,最好不要说没有问题,因此问了两个:
A、 公司对新人是如何培养的?
B、 我在毕业设计中碰到XX问题,有什么好的解决办法吗?
过程中还是比较融洽的,最后还告诉我通过他那一关了,赶紧去进行下一关测试。(那时候已经下午5点半了)
5、 性格测试
这一关比较简单,有120道左右的题,性格测试,没有哪个好哪个坏的问题。
根据自己的情况填就好,建议不要为了故意迎合某种性格而选与自己不相符的。
这里有个坑,会有测谎题,就是会出现一模一样的题,比如第2题出现过的,会在第101题又出现一次。如果你违心填了,一般是记不住那么多的,两次不一样,说明你在撒谎,可能被淘汰。
至此,一天的时间就结束了,战线太长,感觉比较累。
晚上收到短信,让第二天参加机试,在纳闷,应聘硬件工程师,机试测啥呢?
6、机试
原来应聘技术岗位的都要参加机试,不管你是做硬件还是软件,考的内容是一道数字排序题,计算机二级的水平,用C语言和Java都可以。
好在C语言基础还在,完成后提交走人,至此整个面试过程结束。
小结:
1、面试过程并没有很难的技术问题,难的是让每一关的人都认可你;
2、对简历中的项目经历,要做到非常熟悉,不要被问倒。这个不管是校招还是社招应该都是一样的。
3、面试时间拉的太长,大多时候在等,其实很浪费个人的时间。
|
|
|
| | | | | | | 越规范的公司,对技术要求越低,反而是对态度,性格,为人方面要求排在前面,技术排最后。知道为啥吗,因为技术可以培养出来,而态度,性格,为人这些是这个人价值观的问题,有些人很难驯服的。
成功的公司,需要的是执行力强的员工。 |
|
|
| | | | | | | | | 这话说得在理,党支部要建到连队。
成天喊口号不好,可不喊口号也不行。
|
|
|
| | | | | | | | | | | 对于电源公司,感觉是这样,大公司不会在技术上太难。
对于IC公司招AE的,技术上的要求还是挺高的,从题目就可以看出其深度。 |
|
|
| | | | | | | | | | | | | 再来个不是题目的题目,不要老去关注题目,要关注态度.
不管在什么地方上班,请记住,工作不养闲人,团队不养懒人。入一行,先别惦记着能赚钱,先学着让自己值钱。没有哪个行业的钱是好赚的。赚不到钱,赚知识;赚不到知识,赚经历;赚不到经历,赚阅历;以上都赚到了,就不可能赚不大钱。只有先改变自己的态度,才能改变人生的高度。让人迷茫的原因只有一个,那就是本该拼搏的年纪,却想的太多,做的太少,一个字:干!!!——请记住,行动是成功的唯一方法!!!
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 说的在理啊,一个字:干!
但如何去干?在论坛里经常发现有人做电源,连个示波器都没有。。。
做电源要有态度,也要有平台,进入了这个平台再谈态度。
作为工程师个人,要有先别惦记着能赚钱,先学着让自己值钱的认识。但作为公司,不能以此为借口来压低工程师的待遇。 |
|
|
|
|
|
|
|
|
|
| | | | | | | [size=14.399999618530273px]。。。 |
|
|
|
|
|
|
| | | | | | | b-d是异名端,相连后a-c为0
b-c同名端,相连后a-d为4L
记得上课讲过,应该是这样。 |
|
|
| | | | | | | | | 楼上的回答是对的。
这道题可以用两种方法来解答:
1、根据互感的关系式L1+L2+/-2M计算
已知L1=L2=L,M=L,所以:
A、b-d相连后,a-c为L+L-2L=0;
B、b-c相连后,a-d为L+L+2L=4L。
2、根据匝比与感量的关系计算
已知N1=N2=N,L1=L2=L,所以:
A、b-d相连,则a-c为L*((N1-N2)/N1)2=0
B、b-c相连,则a-d为L*((N1+N2)/N1)2=4L
本身题不难,考察基础概念,但如何答的有新意,就看个人发挥了。 |
|
|
| | | | | | | | | | | 画出等效电路图,就成了本科上简单的电路题目了,是基础。 |
|
|
|
| | | | | | | | | | | 老师您好,请问这个题目中,当a与c相连,a与d相连时,这两种情况下,剩下两端间的电感量又是多少呢?是不是也可以按照这两种方法计算出来?
另外,当c与d短路时,或a与b开路时,可以计算出电感量吗?你的解答中“根据匝比与感量的关系计算”这一方法,有点不懂。为什么 b-d相连,则a-c为 L*((N1-N2)/N1)2=0,这个公式中匝数为什么是想减的呢??请指教。谢谢
|
|
|
|
|
|
| | | | | | | | | | | 关键华为,爱默生这些大厂都要求本科学历,咱只有大专,投过几次简历,石沉大海了,汗~~ |
|
|
|
|
|
|
| | | | | | | | | 关灯睡觉。。和谁睡呢?
楼主,我发觉这类题目,没第一个跟贴,就没第二个人。。。
连“专家”也不来捧场啊,真是面子比里子重要啊。
按说这类题目,某些大神最在行了,而实际呢,专家也怕出错(不是怕做不出来)
这开关电源咱是不怎么在行,时不时在坛子里闲逛罢了,时间久了,偶尔也冒个泡。
[size=14.166666030883789px]忘得差不多了,偶也不想翻书,随便看看。
一、第2题,同名端标的是正确的(出题者,可没挖坑)
1、 b和d相连,因为其它条件都是理想的,两绕组产生的磁通方向相反,所以感量为0
2、 b和c相连,相当于两个绕组串联了,所以匝数变为原来的2倍,电感量变为原来的4倍。
二、第3题,咱就只能翻译一下,外加闲聊了。。。见谅。
请提供以下电路的传递函数,截止频率([size=13.333333015441895px]弧度)、品质因数Q(10分).
1、传递函数,倒是好做,电感(JWL),电容(1/JWC),电阻(R),当作分压电路,求出VOUT/VIN就可以了(S=JW)
2、截止频率,此电路可看作是低通滤波器。有了第一题,求输出等于输入的0.707倍处的频率(实在是健记了,没法做出来,见谅)
3、电感的品质因数还好说,这题是截止频率处“电路的品质因数”?这个忘了(可能理解有误),哪位大神帮解答一下。
看起来,此题是个信号分析的题目,自身功力不够。
|
|
|
| | | | | | | | | | | 电抗元件的Q值等于它的电抗同等效串联电阻的比值-Q=无功/有功功率 |
|
|
|
| | | | | | | | | | | | | | | [size=14.166666030883789px]我怎么只看到截止频率,没看到谐振频率?
[size=14.166666030883789px]看来楼主一定是做错了,一定的。。。。
[size=14.166666030883789px]楼主做电源久了,也陷入了误区,以为会有谐振频率 |
|
|
|
| | | | | | | | | | | | | | | | | | | 请问楼主 Cutoff frequency 该怎么释译? |
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 那我只能告诉你,这个题就是一个不严谨的题目。
明明一个截止频率,被你说成是谐振频率
我水平不咋样,可出题的人的水平也不咋样。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 或者说出题的人挖的坑不小,而给出标准答案的人的水平不咋样。
不管怎样,对与不对,我想坛子中人自人公断。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 只能说,你考试经验不足。说实话,看到题目Cutoff frequency in radians,当时我也不知道具体是什么,第一次看到这种英文说法。
当看到下面写的w0=。。。我就猜是谐振角频率的意思,最终也证明没猜错。在考场上,不按自己的理解写,难道还放空不成?
一道题而已,自己会就好,没必要有这种挖苦的心态。
话已到此,没必要再就这个继续论下去了。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | [size=14.399999618530273px]并非是什么挖苦的意思,而是这题实实在在就是不严谨的一道题,你就是符合了某人味口而已,并不能说明什么问题。答案正确,并不代表你的思路是正确的。
[size=14.399999618530273px]不严谨的一道题,还是华为的。。放在这里丢人现眼。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 这题就应该把Cutoff frequency改为 resonant frequency
如果说得有错,请指正。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我不认为是这样,题目本身没有错。
我上面贴出的是当时的解答,现在回头再看看,虽然也算我对了,但不代表那就是答案。
其实后面时间来不及,有的题我只写个大概思路,思路是对的,也算我对了。
人家这考试比较开放,不管你做的如何,都有面试机会。区别就是考的好,面试中技术就问的少;考的不好,就多问你技术方面的,回答的不错也可以拿到offer。 |
|
|
| | | | | | | | | | | | | 题上说的是电路的Q值,不是说的电感的Q值,况且题上的电感也是理想的,哪来的等效串联电阻? |
|
|
|
| | | | | | | | | | | | | | | | | [size=14.399999618530273px]楼主,电路的Q值和电感的Q值是两码事
[size=14.399999618530273px]不管是哪一种,Q值都是频率的函数。特殊情况是并联或串联谐振,或截止频率,或穿越频率处,才会一个可以确定的Q值
[size=14.399999618530273px]请楼主先释译了那个单词,再来讨论。 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | 请问,你是按截止频率,还是按谐振频率来做,得出的Q值?
就如你所理解的,是按谐振频率,难道电阻不会影响谐振频率,从而失谐?
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | [size=14.399999618530273px]你这个图很经典,被你打败了。
[size=14.399999618530273px]一、Q是什么?Q在电路中就是谐振因子。注意是电路的(或系统的),不是电感的
[size=14.399999618530273px]二、Q是不是频率的函数?是频率的函数,但不是输入频率的函数,是Fpole的间接函数。
[size=14.399999618530273px]三、[size=14.399999618530273px]Fpole是不是谐振频率?是的,是谐振频率。
[size=14.399999618530273px]四、让Q=0.707能不能得到截止频率?是的,可以得到截止频率。
[size=14.399999618530273px]五、这个截止频率,是不是谐振频率?对的,也是谐振频率。
[size=14.399999618530273px]六、一个固有的系统,Q值是不是一定的?是的,是一定的。
[size=14.399999618530273px]七、输出能不能大于输入?是的,肯定可以的。
[size=14.399999618530273px]八、输入频率不等于谐振频率,会不会失谐?是的,肯定的。
[size=14.399999618530273px]九、图中电阻会不会让系统失谐?不会,见第八点(个人理解有误)。
[size=14.399999618530273px]十、题中,用截止频率概念,计算的得到的频率是不是谐振频率?不一定,见上面的分析
[size=14.399999618530273px]十一、什么时候,计算的截止频率是谐振频率?是当Q=0.707时
[size=14.399999618530273px]十二、举个特例,让Q等于1能不能计算截止频率?能,但它不等于谐振频率。
[size=14.399999618530273px]十三、题中,是不是可以看作低通滤波器?严格说来不能,Q大于1就不行了,所以滤波器也 要考虑谐振的问题。(个人理解不全面)
[size=14.399999618530273px]十四、题中,能不能计算截止频率?可以,但要考虑过阻尼和欠阻尼
[size=14.399999618530273px]十五、Q值到底是什么?阻尼因子?谐振因子?周期总储能和输入能量的比?
[size=14.399999618530273px]电路上的概念和物理上的概念,到底有何关系?请楼主指点迷津。
[size=14.399999618530273px]
[size=14.399999618530273px]
|
|
|
|
| | | | | | | | | 三、第4题
一个升压电路,如下图所示。输入电压5伏,输出电压10伏,输出电流5安,电感量5微亨,电容量100微法,频率100千赫芝(20分)
1、Q1的占空比是多少,假设所有器件是理想的。
答:D=1/2 D=(VOUT-VIN)/VOUT
2、画出VSW,IL,IC的波形,标IL的波峰及波谷的值
3、假设输出电流1安,[size=14.166666030883789px]画出VSW,IL,IC的波形
总体上看,判断是电路是工作在CCM还是DCM,然后再画波形了。
从2和3的出题来看,一个重载和一个轻截,两种工作状态都有了(猜的)
一般要求画IL的比较多,画IC的就比较少了,一般画VC。
4、假如输出5安,电感L1电阻25毫欧,Q1导通电阻25毫欧,二极管0.5伏的压降,Q1的占空 比是多?(假设电感电流和理想状态一样)
二极管的压降,会影响占空比,不可忽略,一般计算是要加上这个电压。
公式的推导中,占空比以电感的伏秒平衡为依据,怎么考虑L1和Q1的导通电阻?
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 你也可以自己做一下啊。
这几道题,前面都还好,第四题很考验你是否真的理解了boost。
|
|
|
|
|
| | | | | | | | | | | | | 看起来还真个做错了,要是第2、3的问题放在前面,估计就不会犯这个低级错误了。
有个贴子,就是讨论的占空比的问题,不连续的时候有个死区时间(应力死区)
Q1截止时,题中电感电压的应力持续时间并不是一半。只能说是导通和截止的电压应力持续时间相等。记得当时还整出个“变压器”的占空比出来了。个人理解是伏秒平衡(磁复位条件)下的正反两个应力的持续时间之比。 |
|
|
| | | | | | | | | | | | | 首先得有个连续模式的判据才行,此题看起来,是要完完整整地记得公式了,不然是没辙了。 |
|
|
| | | | | | | | | | | | | | | 的确,第一步要先判断是CCM还是DCM,这是个坑。
其实没那么复杂,可以用反证法证明一下,没什么公式,你可以试一下。 |
|
|
|
| | | | | | | 第四题:b)当Iout=5A时,BOOST工作于连续状态,电感电流的峰峰值为7.5A--12.5A
c)当Iout=1A时,工作于断续状态,波形不太好定量计算。
不知道对否? |
|
|
|
|
| | | | | | | 闲聊区那边也是有个说华为面试的,就是非常麻烦,很浪费时间 |
|
|
|
|
| | | | | | | 估计是没有吧。不过面试这种东西,还真不好说。
有多少人会吃饱了撑的,还在死啃书本。
况且说,解决问题的能力,还真不是几个题就能说得清楚的。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 我聘的是电源工程师,他们HR打电话给我,说是招人,我还再确认了一下,他还是说确定的
接着就去了。。。然后就发生那么个事了
哎,太衰了。。。最近也做的不顺心,烦啊 |
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 随着时间的推移,我们以前的想法会慢慢改变,也有人说是成熟了,也有人说是被社会磨平了菱角。以前想在做电源几年就开始转做FAE,然后转业务的,现在看起来…… |
|
|
|
| | | | | | | | | | | | | | | | | | | 并且不是第一次。。。
前面也有碰到两次这种情况了。。。 |
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | B处注入测试信号,没有包含光耦,测出来的相位裕量和增益裕量都会很大,并不能反应真实的环路稳定度。 |
|
|
| | | | | | | 应该是想问加了这个干扰的信号对系统的稳定性如何吧? |
|
|
| | | | | | | [size=14.166666030883789px]论坛里,人才济济,碰到实际操作问题,回答的人不少,但这类题,却鲜有人问津。
[size=14.166666030883789px]还是那句话,面子比里子重要,或者大多数人是一知半解,都是来学习的。
[size=14.166666030883789px]给楼主捧个场吧,也让楼主难受不已。对与错,也只是个人的理解,错了也没什么的。
[size=14.166666030883789px]个人的看法:
[size=14.166666030883789px]一、最佳点B,原因是断开了反馈,但没破坏反馈的控制电路(包括R5支路[size=14.166666030883789px])
[size=14.166666030883789px]二、其次D点,原因同上,但遗失了对R5的支路偏置的影响
[size=14.166666030883789px]三、再次C点,但是没了TL431和光耦电路,开环有了,但闭环特性就不一样了
[size=14.166666030883789px]四、R5处的断开注入,可看作是直流偏置的影响
对第三点,传函将不包括TL431和光耦部份
题中说是注入干扰信号,而不是测试信号,这点不好理解。
如真是干扰,FB点最好,其次是(四)。
测试的目的是什么?真如题中的干扰,还是环路特性?
[size=14.166666030883789px]第1题答不上了,第2题也不用答了
[size=14.166666030883789px]不过信号注入,信号当然要偏置正确,信号源的阻抗区配,幅值得看开环特性了,不能饱合(或输出V0超过范围) |
|
|
| | | | | | | | | 注入的是测试信号,对于电源来说,也称作干扰信号。
从同事了解到,面试中主要是口头交流了,当时还是先问的第二个,后来才再问的应该是哪个点断开串入电阻。
关于测试点,见99楼,有什么看法没? |
|
|
| | | | | | | [size=14.399999618530273px]此题,始终是让人有些疑惑: [size=14.399999618530273px]到低是纯测干扰的影响,还是用所谓的干扰信号(测试信号)测环路特性?
[size=14.399999618530273px]真的是干扰信号的注入的话,按理说是不应该断开任何电路点的。
|
|
|
| | | | | | | | | 见101楼,本意是注入干扰信号(测试信号)测环路特性。 |
|
|
| | | | | | | 最佳应该是D点吧,在整个环路处加入10-100欧姆电阻,注入信号选择小到能测试到,大到不影响环路,一般50V一下选择300-500mv |
|
|
| | | | | | | | | 我们一般都是在D点注入信号,对于信号的大小,其实需要根据频率的变化也变化的。
一般测试环路的频率范围为10Hz~100KHz,注入的信号太大和太小都不准,没有固定公式可参考,这个比较麻烦。 |
|
|
| | | | | | | | | | | 不知楼主还在么,这个我的看法是低频时要小些,因为一般低频都有较大增益,太大会改变电路的世纪工作状态;高频时要大些,一般高频的衰减幅度较大,太小导致响应的幅度也小,影响仪器对响应侦测的准确度;不知对否?
ps:我还没往下看的,不知道下面是不是有大神已经说过了
|
|
|
|
| | | | | | | | | 给你个结论就不错了,还要理解?应试教育体制之下,大家都没有所谓的理解了。 |
|
|
|
| | | | | | | | | | | | | [size=14.166666030883789px]你这个说得不错,确实有许多介绍的是C点。
[size=14.166666030883789px]只不过TL431和PC817,不必考虑就可以推导了?
[size=14.166666030883789px]关于注入的方法,所谓的断开点是不确切的。
[size=14.166666030883789px]纯断开,必然要考虑偏置的问题,而偏置是随VO变化的,所以断开D点的测试,不如B点好。
[size=14.166666030883789px]不严谨之二在于,只有开环测试才有断开的问题,干扰的测试永远都不会是开环的。 |
|
|
| | | | | | | | | | | | | | | 如果是加入干扰信号来测试环路,应该是串入一个电阻而并不是纯粹的断开,应该是口头表述的问题 |
|
|
| | | | | | | | | | | | | [size=14.166666030883789px]看了看,还是有些误导人:
[size=14.166666030883789px]一、在图上没有表明TL431的电是和VO断了的,所以没必要强制A和V0断开
[size=14.166666030883789px]二、如果真是开环的,在D点断的同时,TL431也应该是断开的(和V0)
[size=14.166666030883789px]三、从传函上看,R5的影响确实是比较大,不过实际电路是中,A和B并不是直接相连的
[size=14.166666030883789px]这是不是表明A的交流成份对其影响不占主导地位,而主要是偏置电压?
[size=14.166666030883789px]四、C点注入的问题,为什么芯片的应用资料介绍,主要是断开C点;而仿真电路都断开D?
[size=14.166666030883789px]五、控制电路,从哪里断开算是开环,并没有明确的规定,只不过得到不同的传递函数罢了
[size=14.166666030883789px]所以我认为BCD都是可以的。先前我理解成了传函的输出只能是V0,所以认为还要推导。
[size=14.166666030883789px]
|
|
|
| | | | | | | | | | | | | | | 1、这里的断开是说实际测试的断开trace,然后接入电阻。测环路的时候需要测试从空载到满载、高低温的相位裕量和增益裕量,电路还是正常工作的。
2、在B点断开,测试出来的带宽估计只有十几Hz或者几十Hz,基本随便一个参数都能满足相位裕量>45、增益裕量>10dB的要求,对环路的设计没有指导意义。
|
|
|
|
|
| | | | | | | | | | | | | 如果R1和R5电阻足够大,远大于电源的输出电阻,那么rejection resistor那里的确就是现实中最合适的地方。
为什么说现实中呢??
因为理论上,的确就是你说的按照ridley说法,C点是最合适的。
但是理论都是要建立在前提之上的。
因为,
1,除非仪器水平上升到一定的精度层次,比如夸张的说10pV都能完美准确检测出来,否则在现实世界里就不是最合适的。
2,C点那个点,在实际的电路功能中,绝大多数情况下是直接决定了开关动作的点,如果直接去perturb他,那么会引起环路的“高频抖动”,而你对rejection resistor这个点进行perturb就没关系了,因为高频会经过PI控制器滤掉,同时还会被分压网络衰减。
|
|
|
| | | | | 仔仔细细的把楼主的大作看完了,受益匪浅,很有帮助,感谢楼主无私的奉献。 |
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | 回忆了一下我的面试经历,先是接到电话,去面试。先是填表,基本信息填先,工作经历,亮点,然后技术面,谈谈最近工作中的电路,自己解决的过程,怎么考虑的,团队求助,细节比较多一点,再是人事,优缺点,家庭情况,上班远近,薪资待遇,预计上班时间。再是经理面,谈性格,与同事的相处情况,发生的难忘事情,怎么解决,工作中难点,怎么解决,再是大区经理面,职业规划,未来想法,结婚生子,然后等电话。
最后等了第三天说留到资料库了
|
|
|