| | | | | 设计要求 :
输入: AC 200V~240V 47Hz~63Hz
输出: DC 12V 6A OCP:105%~150%
外形: PCB:73mm*39mm*24mm 外壳:81.5mm*43.5mm*29mm
效率: >92.0% (输入230V时平均效率)
纹波与杂信:< 120mV
能效六级
CCC认证
|
|
|
| | | | | | | 方案(QR+SR)
原边控制IC:FA5641(富士绿色模式准谐振开关电源控制IC)
原边MOS:LSG11N65(Lonten MOS)
副边控制IC:TEA1792TS(NXP synchronous rectifier controller)
副边MOSL)待定
变压器:PQ2620,PC40材质
|
|
|
|
| | | | | | | | | | | PCB:
一楼已上传 AD9画的原文档,就不一 一分层截图了。
|
|
|
| | | | | | | | | | | | | 趁着打样期间,学一点基础知识。
开关损耗:
*开通损耗(turn-on loss):开关管开通时 开关管的电压不是立即下降到0 ,而是有一个下降时间,并且电流也不是立即上升到负载电流,也有一个上升时间。而这段时间里电压电流的交叠区产生的损耗称为开通损耗。
*关断损耗(turn-off loss):开关管关断时,电压不是立即上升到电源电压,电流也不是立即下降到零,电压电流的交叠区产生的损耗。
*开通损耗和关断损耗统称开关损耗(Switching loss),开关损耗与开关频率成正比,所以开关损耗的存在限制了开关频率的提高,从而限制了变换器的小型化和轻量化。并且产生高的di/dt 和dv/dt ,从而产生高的EMI 。
|
|
|
|
| | | | | | | | | | | | | | | | | 谐振:我把它理解为类似于共鸣,不同的东西在某一共同点时展现出另一种东西。比如声音,两种不同音色或不同响度的声音以相同频率传播混合出来就成为相同频率的另一种声音。电路的谐振指的是不同电路元件在周期性信号通过的时候产生的具有相同周期的效应,由于其周期相同,故其频率也相等。常见的谐振电路是LC谐振电路,产生谐振的前提是工作频率相同。。
|
|
|
| | | | | | | | | | | | | | | | | | | [size=78%]• 例如LC谐振电路:通过变更L 、C的参数或电源频率使其达到电压与电流的位相相同,此时电路呈现纯电阻性,这种状态就叫做谐振。LC谐振有串联谐振和并联谐振。
谐振频率 f=1/(2π√LC) (Hz)
后面使用的是准谐振电路,在此不再深入。将着重学习一下准谐振。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 所谓准谐振(Quasi-resonant ),即是达到谐振产生的基本条件而又不与谐振条件完全吻合的一种谐振形式。反激较难实现零电压开通,但可以在VDS的最低点实现开通,从而减小了开通损耗。准谐振不同于谐振开关电源谐振过程主动参与整个能量变化的过程(振荡波形为正弦波),准谐振模式是谐振只在整个电源能量变换的一个阶段—开关转换的时候完成(波形仍接近为方波),通过谐振使开关管在零电压(或最小电压)或者是零电流的时刻完成开关转换,同时又保持方波开关电源的高能量传输模式。
引入准谐振的目的:
一、减小开关损耗
二、改善EMI
后面将结合本次电路和控制IC来说明一下准谐振的实现。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 本次使用的PWM IC是FA5641,先来了解一下。
绿色模式准谐振IC
特性:
•准谐振式开关电源
•具有优异的待机特性
•采用集成启动电路,实现低功耗
•低电流消耗,工作电流仅为0.85mA
•通过开通-关断宽度检测,控制谷底跳跃数
•在轻负载下突发模式工作
•内置驱动电路,直接驱动功率MOSFET,输出电流:0.5A(灌电流)/ 0.25A(拉电流)
•内置过载保护功能
•基于次级侧过压检测,内置锁定保护功能
•通过检测线电压,对IS引脚最大输入阈值电压和脉冲停止阈值电压进行补偿。
•内置欠压锁定功能,启动阈值电压:14V
•封装:SOP-8
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 楼主,想问下做电源这种什么类型的元件用直插,什么用贴片封装呢?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个就不知道怎么说了。主要是看什么元件,考虑功率、温升、电压、电流、成本,生产工艺等方面。
举例像一般的电阻都用贴片了,体积小,贴装简单。插件也可自动插件但体积会稍大,插件、编带也会麻烦点。
像MOS管S极串到地的电阻就得考虑功率,温漂等方面
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | 材料清单和变压器参数初步已经确定了,测试没问题后会全部上传。
还得实际对比优化一下。
|
|
|
| | | | | | | | | | | PQ2620设计的变压器,涉及到ZCD部分的绕组如何选取参数?
|
|
|
| | | | | | | | | | | | | 如原理图示,ZCD取自辅助绕组,网络参数还得结合控制IC去选取。到时还得请版主多指导。
|
|
|
|
|
|
|
|
| | | | | | | | | 副边 同步整流MOS 决定用 HGP020N08S (Hunteck 80V MOS),测试数据还可以。
|
|
|
| | | | | | | | | 为什么要用FUJI的?
感觉使用FUJI AC-DC的不多
|
|
|
| | | | | | | | | | | 嗯,的确富士的AC-DC控制器比较少。
用这个是因为手上有这个IC ,懒得再去申请打样其它了。
|
|
|
|
|
|
| | | | | | | 过流保护只有1%么??常规应该是10%-20%啊。
|
|
|
|
| | | | | | | 外壳的大小是多少啊,为什么只比pcb宽1mm,厚2mm
|
|
|
| | | | | | | | | 上面说明有误,谢谢指出
实际外壳尺寸:81.5*43*29mm ,外壳上有铝片散热,空间是比较小的了
|
|
|
|
|
| | | | | | | 楼主,单电压的吗? 能否搞成全电压?体积可否更加小?
|
|
|
|
|
|
| | | | | | | | | | | 呵呵,前辈们多进来指点。关键在于动手,学习来着,成功与否并不是那么重要。继续折腾。
|
|
|
|
|
|
|
| | | | | | | 这个谷底导通有啥好处?是有IC本身确定的,还是外围电路可以控制?如何去控制是在第一个谷底导通还是第二个谷底导通?
|
|
|
| | | | | | | | | 谷底导通,可以减小开通损耗。是由IC检测谷底值再控制开关管的驱动。
谷底跳跃的情况上面表格有给出,IC内部定的条件。
当然也可改变外围来适应这些固定的条件。例如改变匝比,那占空比就跟着变了,相同的输出功率就有可能在不同的谷底导通。
|
|
|
|
| | | | | 做变压器参数时才发现,PCB忘记打飞线孔啦 ,呵呵,晕 百密一疏
|
|
|
|
| | | | | | | | | 先上初版变压器参数。
反射电压取大了,匝比也取大一点,只做高压占空比应该不会超过0.45,尝试一下看能不能把效率做高点。
|
|
|
| | | | | | | | | | | 用表格算的变压器,计算公式表格里就含有了,需要的请下载。
|
|
|
|
| | | | | 贴完。
功率不算很大,直接上电调试了。
先用肖特基把前级 QR部份调试好。
弄好后再加入同步整流,这步骤也可以有个明显的效率对比。
很多人都会有这样的情况,SR装上去了都不知道有没有起作用,这是一个比较笨的办法
|
|
|
|
|
|
| | | | | | | | | | | | | 越往外面要留的余量越大。
要是最里面一层,我一般留一到两圈的余量,也得看线径,外层的也要看里层的线径。每层要绕满,不然后面的不好绕。
总之,自己绕一个试试最实际。
|
|
|
| | | | | | | 第一次通电就放鞭炮了,看来偷懒不得啊。太过自信。
大意把输出整流的肖特基焊反了,那就一直开通了,串有灯泡也就2秒钟就炸了。
|
|
|
| | | | | | | | | 烧掉了MOS,IC,RS电阻。
装上后输出正常。做12V效率估计是达不到了93%了, ,等焊上SR测试看看数据
|
|
|
|
| | | | | | | | | | | | | 肯定需要,请看32楼。再请教这结构有什么更好的散热方式吗?
|
|
|
|
| | | | | 先看空载的突发模式,
时间是拉开了的,缩小后频率为25KHz,跟IC的最小频率符合。
最小负载,跳频情况波形有点抖动。
可以看出FA5641最多就在第四个谷底导通。
|
|
|
| | | | | | |
第四谷底导跳到第三谷底。
尖峰开始有点大了,调整下RCD吸收。
|
|
|
|
| | | | | | | | | | | 关于这个计算公式,有个问题请教:
表格中的最大匝比如何理解, 最大匝比不是由N=Vr/(Vo+Vd)决定的吗?
这个表格中Vr作为一个已知条件输入了,Vr不是应该由mos耐压和最大输入电压决定吗?(Vds.max=Vin.max+Vr)
|
|
|
| | | | | | | | | | | | | 网上下来的表格。也没有太过深入去了解。
匝比由 N=Vr/(Vo+Vd)决定是对的,所以Vr一定要选得合理。
我的理解是作者的原意是不是用这个来判断 Vr 的取值是否合理?
看他的公式,如果定义 Np/Ns 为匝比,那么在副边匝数多的时候匝比小,这时应该考虑副边整流二极管的耐压。
在匝比大的时候应该验证原边开关管的耐压。
|
|
|
| | | | | | | | | | | | | | | 还有一个是关于最小工作频率的问题,这个参数有的设计手册上设计者决定的(我目前做的QR),这个表格中是按设计师提供的最大工作频率决定的,我整理了一下:
Fs.min = Fs.max * ( 1+Vr / Vin.max*(1+Vr / Vin.max) ) / (1+Vr/Vin.min )^2;
1.我目前用的方案上只需要设计师自己定最小工作频率,没有提到工作时的最大频率问题,但是芯片是有频率上限的,最大工作频率怎么计算?如果计算出来超过了芯片上限怎么办?
2.这个表格中Fs.min公式怎么来的,有没有相关的说明?
|
|
|
| | | | | | | | | | | | | | | | | 1、我觉得频率的计算应该跟QR芯片有很大关系,因为是变动的。芯片有最大频率,如果达到了一般会限制上升,表现出来就是改变其它参数了
2、同求推导方法或答案
|
|
|
|
| | | | | | | | | | | 双管反激的QR和单管反激的QR原理上都是一样的,也可以参考此表吧?
|
|
|
|
|
| | | | | QR部分已经调试差不多了,后续再补上ZCD网络的取值计算和谷底跳跃波形。
后面将学习同步整流技术和TEA1792ATS的应用。
|
|
|
|
| | | | | | | | | 不接同步整流的话,板端效率 满载90.4%,230V输入,用一个40A 100V的肖特基。冷机测试
|
|
|
| | | | | | | | | 还有一个问题请教,
下面是QR 的MOS VDS波形,尖峰处有什么办法改善一下呢?
拉开波形
现在参数是 母线正接750K电阻并222电容,再串二极管到MOS D极,电容串个小阻值电阻会不会有改善?
|
|
|
|
| | | | | | | | | | | | | 听说以峰值的尖峰有个小平台的吸收为最佳。试了好几种参数,差别不大。
这是RCD中电容串有22R电阻的尖峰。
|
|
|
|
| | | | | | | | | | | | | 调试RCD发觉已无多大改变了,将就着,反正尖峰也不算很大。
|
|
|
| | | | | | | | | | | 楼主是根据什么计算钳位RCD的电阻值和电容值的呢?
|
|
|
|
|
| | | | | 同步整流技术的原理一直没搞懂,看了很多资料也是云里雾里的,摸不着头脑。每次都是按器件的DATASheet参考使用。
大师们多来指导啊。
|
|
|
| | | | | | | 同步整流:采用通态电阻极低的MOS FET 来取代整流二极管, 大大降低整流电路的损耗, 提高变换器的效率, 满足低压、大电流输出的需要。
引入:
我们知道,输出整流的损耗是开关电源几大损耗之一,在低电压、大电流输出的 情况下,输出整流管的导通压降对效率的影响将变得非常严重。
快恢复二极管或超快恢复二极管可达1.0~ 1.2V的导通压降,即使采用低压降的肖特基二极管, 也会产生0.3V~0.8V 的压降, 导致整流损耗增大, 电源效率降低。因此, 传统的二极管整流电路已无法满足实现低电压、大电流开关电源高效率、小体积的需要, 并且成为制约DC/ DC 变换器提高效率的瓶颈。
在此情况下引入同步整流技术,利用态电阻极低的MOS FET 来取代整流二极管, 大大降低整流电路的损耗。
|
|
|
| | | | | | | | | 功率MOSFET属于电压控制型器件,它在导通时的伏安特性呈线性关系。用功率MOSFET做整流时,要求栅极电压必须与被整流电压的相位保持同步才能完成整流功能,故称之为同步整流。
同步整流有不同的驱动方式,如电压驱动、电流驱动或自驱方式、它驱方式。
下面将以一个反激电源当中的电压自驱作列子说明同步整流的工作原理,如有错误请指正。
|
|
|
|
|
|
| | | | | | | | | | | 板子layout的不错,75W这么小的板子, 温升和EMI怎么样
|
|
|
| | | | | | | | | | | | | 温升待测,我也比较担心这个。
装上同步整流后可以预测一下传导与功率辐射。
|
|
|
|
| | | | | | | | | | | 上同步整流,参数如下图 :
外围简单,用法都是傻瓜版的了 , 测试一下看是否合理。
|
|
|
|
|
|
|
| | | | | | | | | | | | | 楼主,想问下做电源这种什么类型的元件用直插,什么用贴片 |
|
|
| | | | | | | | | | | | | | | 这个考虑的方面就多了。
主要是看什么元件,考虑功率、温升、电压、电流、成本,生产工艺等方面。
|
|
|
| | | | | | | | | | | | | 楼主,想问下你,ad做的仿真吗?还是拿别的软件仿真过。
|
|
|
|
|
| | | | | 用同步整流后初测效率92.5%(220V输入),100A 80V的MOS。
电源的占空比有点小啊。满载才22%,还需要继续提升效率
|
|
|
|
|
|
| | | | | 输出更换一个固态电容后,效率提升了将近 0.5%,目前230V输入满载效率 93.33%,烧机后估计会提高一点。
后面先整个散热片,试下温升情况。
|
|
|
| | | | | | |
同步整流波形,黄色VDS,蓝色VGS
这驱动总感觉看着不舒服 ,电压有点低了。
|
|
|
| | | | | | | | | 你次级用的什么MOS,MOS的内阻再小一点同步的波形就会好一些了。
|
|
|
| | | | | | | | | | | 现在用80V 100A的,Rdson=2.6mR
这个封装的同步整流MOS有点难找啊
|
|
|
|
| | | | | | | 为什么烧机候效率会高一点呢,MOS温度越高内阻越大。
|
|
|
| | | | | | | | | 热机两分钟后,输入功率的确有下降一点,没带散热片所以暂时没有测试稳定后的效率。
效率是否会变高有待验证。 一般情况下如果有带热敏电阻和用二极管整流的热机后效率会升高。这里没用热敏电阻,初次极都是MOS,就要看MOS发热后增加的损耗会不会比变压器减小的损耗大了。如果散热得好估计会有提高。
|
|
|
|
| | | | | 请问一下楼主,满载运行半小时之后,室温下MOS管的温升多少呢?并联在MOS管的DS端的电容主要的作用是啥哈?学习一下 还有就是MOS用的是哪个型号呢?目前的Vds多少?
|
|
|
| | | | | | | 1、温升数据还没有开始点温。 2、MOS的DS电容现在没用,主要是预留测试EMC时用的。作用就是改善EMC了。3、初级MOS用的是龙腾的11N65,峰值在52楼的VDS波形里有,很明显了
|
|
|
| | | | | | | | | 我说的不行,主要就是指散热不行,散热做好了,一切都好 |
|
|
| | | | | | | | | | | 是的,散热是个问题,现在底部加了散热片,烧机半个钟输入功率稳定没有上升。估计散热方法可行。马上点温试验。
|
|
|
|
|
| | | | | | | | | 垫导热硅胶垫,导热系数得用高一点的。
并且外壳里有卡扣。
|
|
|
| | | | | 温升数据如下:
40度环境温度下测试,烧机3个多小时,温升最高变压器线包,接近限值。没有打导热硅胶。线包比磁芯高了12度,也可以接受。有时间的话也可以稍微调整一下匝数与线径。暂时按这个变压器往下做。同步整流MOS温度有点高,现用100V 75A的MOS,改用80V,100A的就可以,输入电压最高VDS峰值也不会超过75V,这个不担心。,
|
|
|
| | | | | | | 现在担心的是外壳温度过高。触摸有烫手的危险。
在此请教一下大家,安规这方面的规定是怎样?
|
|
|
| | | | | | | 管子的应力肯定是要在比较极限状态下测试了,比如满载启动,短路启动,空载启动,正常输出到短路,保证这些情况下,才能安心 |
|
|
| | | | | | | | | 的确,一个产品做下来测试验证的时间也差不多占了一半,各种可靠性测试,破坏性测试。
前面做摸底测试时最好尽可能多留余量了,免得要从头再来。
|
|
|
| | | | | | | 变压器的磁芯和线包最高温度标准是多少呢。把各个期间的最高温度(包括环境温度)标准给发一份吧。
|
|
|
| | | | | | | | | 参考GB4943.1标准,
如下规定:
可接触部分温度:
|
|
|
|
| | | | | | | 整改过程:
1、加大Y电容,由两个222串联改为两个472,波形如下:
还是比较有用的,1M以前的频段改善前级的X电容、共模、差模电感最有效果,但是还不想动那里。
|
|
|
| | | | | | | | | 2、没有办法,本不想改输入的EMI滤波部分,但改动其它其实效果不大。
增加X电容,效果如下:
只可惜余量一点没有。 得改动电感
|
|
|
| | | | | | | | | | | 暂时放下传导,测试一下功率辐射。
估计是肯定超标的。
也就超了10DB左右吧
|
|
|
| | | | | | | | | | | | | 输出共模电感还没有加上去,周末有时间,慢慢整 。
输出线上也没串磁环,得换条带环的线试试效果
|
|
|
| | | | | | | | | | | | | | | 发觉空载和轻载的功率辐射波形更差,太多了图片就不上传了。
后面看最后的整改结果。
|
|
|
| | | | | | | | | | | | | 整下来降低了不少效率啊。
最后效率也得重新测试
中间突起来的为场地其它干扰,可忽略
|
|
|
| | | | | | | | | | | | | | | 空间辐射是没办法测试了,测试费太贵玩不起。后面有时间就做一些可靠性测试。还得把原理再整一遍加深记忆。
开发文档没时间整了,乱乱的,有需要再说吧。
|
|
|
| | | | | | | | | 没有漏电流要求吗,我们漏电流不能超过30uA,所以ycap不能大于221,你们太幸福了
|
|
|
|
|
|
| | | | | 第二版PCCB准备完成。主要改善以下地方:
[size=89%]l 第一版PCB没开飞线孔,安规难过。
[size=89%]l 输入大电解电容与变压器过于靠近,变压器往输出极靠拢,输出电容改8mm的。
[size=89%]l C18往光耦靠,避免与大电容本体干涉
[size=89%]l 增加NTC位置
[size=89%]l RCD吸收加串电阻
[size=89%]l 板边倒角,减小危险、易于装配
|
|
|
|
|
|
|
|
|
| | | | | | | 第一版PCB没开飞线孔,安规难过。-------------这个是指哪里?
|
|
|
| | | | | | | | | 是指变压器副边绕组挂骨架PIN脚,距离不够。做成飞线后可解决距离问题,但要开插飞线的孔。
|
|
|
|
|
| | | | | | | | | 这种QR模式 DCM的同步整流控制器应用比较成熟,一般不会有问题CCM的同步整流控制器要求就高,NXP这么大的企业好像都没有推CCM同步整流
|
|
|
|
| | | | | 休假任性了几天,回来还是得苦B地工作。
继续更新,争取把剩下的完成。
|
|
|
|
|
|
| | | | | | | | | | | 次级SR用100V,75A MOS时的效率,80V,100A的样品没到,换后效率会有所提升。80V耐压更合适。
|
|
|
|
|
| | | | | | | | | | | | | 请教一下:
SR MOS 电流100A是如何确认的,是按RMS值还是IPAEK值?
|
|
|
|
|
| | | | | | | | | | | | | | | 效率整改后测了一下,230V输入时为92.4%,下降了一点。平均效率没有再去测试。
下一步做个笔记本适配器试试
|
|
|
| | | | | | | | | | | | | | | | | 这个效率,功率密度大于10W/in^3差不多,我们adpter效率100VAC 92.6%,230vac 93.5%,前几天拿了Navitas的demo board,100vac 效率94%了(GaN+ACF).
|
|
|
| | | | | | | | | | | | | | | | | | | 坛子里好像也有做过上94%的适配器,不过好像不是12V输出的的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 我们做的是type-C的输出电压可以调的,输入全电压范围的,现在我们在做18W/in^3的,效率估计最低要到94% |
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | PCB:73mm*39mm*24mm 外壳:80mm*40mm*26mm73mm是厚度吗?还有 外壳宽40mm PCB宽39mm ???
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 哦,那差不多,不过看你测试的输入功率是>76W,PF<0.5??? |
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 可能每个公司不一样吧,但是我们给HP和Dell做的项目都有输入功率大于72W,PF值大于0.9;如果输入功率小于72W,则要求满载的PF值大于0.5 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | ccc的要求好像是输入功率>75W就有谐波要求吧。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个电源不是跟之前那个拆机的帖子差不多吗?
什么拓扑的?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | QR的,这个是我们下一阶段的目标,我估计市场上还是没有的
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 完成这个那挺牛的了。
很想知道成本可以做到多少?
现在是做到什么程度了?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 呵呵, 好像发不了帖子啊。 这个要看情况, 如果普通的话,我相信PCBA 的成本20左右可以搞定, 如果是过认证的,可能要翻倍以上,而且有点难度。
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个刚做完的,超薄的
-
这是我刚做完的,公司最薄的,我们老板就喜欢薄的
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个不就是李嘉诚投资的美国公司做的那款 FINSIX DART 吗? 国内有几家也有在搞了 吧?
|
|
|
|
|
| | | | | 看了一下时间,已经快要结束了,开始总结吧。
资料已经上传完毕,整理后就完结啦。差零件的选型没有完成,时间总觉不够用啊
|
|
|
|
|
|
| | | | | 帖子这么长,内容好像跟标题有点不一致了,对于QR 的原理学习得比较少。 后面将来总结一些QR的原理,不对请大家指正。
|
|
|
| | | | | | | QR的反激相对于普通DCM反激,因为实现了谷底导通,减小的开通损耗,效率有所提升,EMI也更好处理。如上面的实测波形:
VDS波形,满载情况下在第一个谷底开通
|
|
|
| | | | | | | | | 但谷底导通并不是零电压导通,所以,效率提升也是有条件的。
我们知道,要实现QR的优势就要尽量提高反射电压Vor,或者说Vor越大,谷底值越低,开通损耗也就越小了。
|
|
|
| | | | | | | | | | | 对于宽电压范围输入,功率大的大多会加PFC,不然太低的输入电压限制了Vor的升高。
所以这次做的电源只做了市电输入,没有预备做宽电压输入。
|
|
|
|
|
| | | | | | | | | | | | | | | 所以这也是一个限制因素,还得折中考虑。所以说效率提升也是有条件的。
一般来说对于普通的DCM用600V或650V耐压的MOS,QR也是可以了。如果漏感控制得好,也不用担心管子应力。
|
|
|
| | | | | 至于QR的控制,关键在于谷底的检测,这个前面已经结合本次使用的控制IC FA5641说过了。
|
|
|
|
|
| | | | | | | | | emc测试已经通过了,只是没有多少余量,但整改吃掉的效率有点多,有时间试试 |
|
|
|
| | | | | | | | | | | 但是可能会有其它影响,效率会降低,估计漏感也会有影响
|
|
|
|
| | | | | | | 不错,这个12V 6A , 那样20V 的话, 做到90W 应该没有问题。
|
|
|
|
|
| | | | | 楼主大神你好,请问变压器PQ2620在哪可以买得到,(ps:我在淘宝上问的,需要提供具体参数,可是我又不知道具体的参数是什么)。你可以告诉我你的这个变压器是怎么获得的? |
|
|
|
|
|
|
| | | | | 楼主细心人啊,只是你做的这类电源,市面上已经是一抓一大把了! |
|
|
| | | | | | | 楼上说得也对。没什么价值。好吧,PCB已经下载得差不多了,686 好数字 ,已删!
|
|
|
|
|
| | | | | | | | | 假期抽时间仔细看了这个帖子,到最后发现压缩文件已经给删除了 ,
还有当时的吗,发给看看
|
|
|
|
|
|
|
| | | | | 讲的挺详细挺好的,最近刚开始学习制作,看了您的帖子收获挺大的 |
|
|
|
|
|
|
|
|
|
|