| | | | | 1、初级-屏蔽-次级-屏蔽-VCC 这种绕法是最常见的绕法, 2、初级-屏蔽-次级-VCC0-屏蔽-初级。 我先说下为什么这么绕,第一种VCC在最外面居中密绕,变压器工艺设计合理,但VCC离次级较远,会出现空载VCC正常,负载的时候VCC太高甚至保护。第2中,VCC在中间,调试不好更改,且变压器在绕线过程中会出现不平整,但是VCC离次级很近,就不会出现VCC飘的情况,但是这个绕法的变压器好多IC又不支持。 |
|
|
| | | | | | | 变压器绕法还受IC的影响吗?我好想理解不了。我的那种三明治:原边-VCC-副边-屏蔽层-原边,可以吗?我不是很懂,大神在解释下呗
|
|
|
| | | | | | | | |
原边-VCC-副边-屏蔽层-原边,
这种绕法也是我常用的,初夹次是为了减小漏感和MOS尖峰,提高效率,
反馈和屏蔽层按这个顺序放,个人感觉EMC好于两者顺序对调;但是反馈在第二层的时候,在调试电源VCC时可能要拆掉变压器外面几个线圈再重绕回去,麻烦,所以有时候也把两者顺序对调,这样重绕VCC时只拆掉最外一层就可以重绕了;
VCC放在最外面,如上朋友所说,VCC带载和空载时的值相差太大,空载时离VCC欠压保护值太近了容易导致空载电压跳动和纹波大;带载时又会VCC太高损耗大;
|
|
|
| | | | | | | | | | | 刚刚又去测试了一下,我们这边把辅助绕组放最外面VCC空载跟带载相差不大,把辅助绕组放里面VCC空载跟带载相差很大,这是怎么回事? |
|
|
|
| | | | | | | | | | | | | | | 屏蔽层屏蔽的是什么呢?我的屏蔽层起始端接的是VCC绕组的地端,末端悬空,而且这个地端最后要接到磁芯上去。为什么这样接,有什么讲究呢?
|
|
|
| | | | | | | | | | | | | | | 为什么VCC绕组离次级远,重载时VCC就会飘的很高,不应该是离得越远耦合越差,VCC越低吗?
还有,VCC绕组紧贴在次级的外面一层好呢,还是紧贴在内层好呢?
|
|
|
| | | | | | | | | | | | | | | | | 要知道你调节的是输出,所以你离输出绕组越近精度是越好的。
|
|
|
| | | | | | | | | | | | | | | | | VCC的高低是由VCC的匝数决定;
如果VCC与输出绕组同匝数,同线径,那VCC与次级相邻绕且面积完全对上,那VCC是最稳定的;
反之,VCC与次级绕组的耦合面积越小,间隔越远,那VCC在空载与满载之间就差异越大
|
|
|
| | | | | | | | | | | | | 这是我以前测得的数据:IC:6级能效赛威SF5533,功率36W、48W适配器;
如果你测得的数据与我的相反,那就说明VCC绕法对VCC值的关系我还没有完全摸清,以实验为准;
还有一个影响因素就是空载时,VCC降的非常低,稍稍带10mA负载,VCC就会增加2~3V,这样跟满载时的值相差更小了;
|
|
|
| | | | | | | | | | | 屏蔽层屏蔽的是什么呢?我的屏蔽层起始端接的是VCC绕组的地端,末端悬空,而且这个地端最后要接到磁芯上去。为什么这样接,有什么讲究呢?
|
|
|
| | | | | | | | | | | | | 这个也是整EMC的经验,这样做了之后,你的电源测辐射的时候会好很多,是解决辐射超标的有效手段;
|
|
|
| | | | | | | | | | | | | 你说的接到VCC的地段又接到磁芯上去是接到磁芯的哪个地方?
|
|
|
|
| | | | | | | | | | | | | | | | | 其实这样子的接法我看到过有些磁材工程师也是这样子干,我也不知道为啥。 |
|
|
| | | | | | | | | | | 为什么VCC绕组离次级远,重载时VCC就会飘的很高,不应该是离得越远耦合越差,VCC越低吗?
|
|
|
| | | | | | | 屏蔽层屏蔽的是什么呢?我的屏蔽层起始端接的是VCC绕组的地端,末端悬空,而且这个地端最后要接到磁芯上去。为什么这样接,有什么讲究呢? |
|
|
| | | | | | | 为什么VCC绕组离次级远,重载时VCC就会飘的很高,不应该是离得越远耦合越差,VCC越低吗?
|
|
|
| | | | | | | | | VCC放到外面耦合更差,漏感更大,高于反射电压的那部分电压都是漏感提上去的 |
|
|