| | | | | 对比于程工的计算,这个计算主要的差别在于B的选择。程工选择0.27,上述选择了0.2,因此导致变压器的初级匝数差的有点多。上述计算计算的初级匝数是42,而另外一个是32。那么问题来了,按照我们的经验,是都选0.2合适,还是选择其他的合适?另外,Vor的设置不同也导致匝比n的差异,对于20V的输出,设计为多少合适?
|
|
|
|
| | | | | | | | | 我也感觉有点取小了。请问所有的用铁氧体磁芯的时候,在设计的时候都可以取到0.25么? 好像有一些取的比较小(正激)有些取的比较大(半桥全桥等)? 如果这个取值大一些,是不是更会容易磁饱和?初级电感量如果取的小了(气隙磨大了),是不是更容易磁饱和?该怎么分析这个事儿呢
|
|
|
| | | | | | | | | | | 这个设计只是初步的,最终还是以你的实际样品为准,比如你按照0.25设计,结果你实际发现,变压器距离饱和还有很大距离,那么你就可以吧气隙搞小一些 |
|
|
| | | | | | | | | | | | | 我懂得知识少,可能会问一些简单些的问题。 请问这个测量是测什么量,怎么来看是不是磁饱和?
|
|
|
| | | | | | | | | | | | | | | 初级电流波形,变压器下面有MOS管,mos管s脚还有一个下拉电阻,通过示波器观察下拉电阻的电压波形,正常的波形是锯齿波,变压器临近饱和的时候波形会陡峭的上升 |
|
|
| | | | | | | 可能样机参考程工的搭起来后,调试过程会遇到不一样的情况。
|
|
|
| | | | | | | | | 嗯,我主要是想自己设计变压器,三圈两地的布局布板,然后有计算上不同的地方,我想跟大家请教请教,分析分析,这样我才能学到点干的东西~~调试的东西会参考程工的对比着调试哒~
|
|
|
| | | | | 下面说说EMI滤波器部分,这部分大多数都是经验值,,我也没经验,就找了一些有经验的人的话:
实际电路中。Y电容的值基本没得选。2.2nF。要不更小一点1nF,Y电容常规就这两个值。 共模电感用高u值,可以使得体积更小,圈数更少。现在u值10000的材料已经很成熟了。在体积要求很严的情况下,15000我都用过。热表现也很好。这个值,取mH级别的。百瓦级别的电源,几个mH,或者10mH左右。 这个电感不用担心饱和。因为这是共模。 共模电容,常用的22nF到2.2uF都有。百瓦级别的开关电源,可以先上100nF的试试。不行再加大。
顺便说一下,一类产品与二类产品。一类是带接地PE的产品,二类是不带地的高压产品。三类是低压。
|
|
|
|
| | | | | 继续说变压器的事儿。首先有两种绕法,三明治或者常规绕法,三明治就是初级夹着次级的,常规的就是绕了初级绕次级,最后vcc的。三明治绕法漏感小一些,匝间电容大。常规的绕法漏感大一些但是匝间电容小一些。这里为了效率好一点选择三明治绕法。 初级-次级-vcc-初级。
对程工的变压器进行了一下核算。他的是三明治绕法,从内往外为:0.5*1-0.4*4-0.4*4-0.2*3-0.5 那么绕线高度为:初级 0.5*16=9 , 次级 0.4*4*3=4.8 ,如果考虑上线本身的绝缘部分,高度计算为 0.55*16=9.9 0.6*4*3=7.2 。 变压器可绕的高度是9.5。。。可能用好点的线能绕下初级吧,满满的。。
宽度计算为:0.5+0.4+0.4+0.2+0.5 = 2 ,
窗口密度为: 2/3.4 = 0.588,还可以。
那就发现一问题了,这种绕法已经把初级的线用到了最极致,若再加大一点线径就不能绕16圈,
电流密度初级现在已经取到了5.6A/mm2,次级取到了11.9A/mm2,已经很极限了。若是改用我们当前的数据,42:9,而且不改变电流密度,选择PQ2620肯定是不行了。 在此表达对程工的崇拜之情,太极限了!
|
|
|
|
| | | | | | | 马上要画PCB了,我看到大多人的板子都不用走线,都是大面积的切割覆铜? |
|
|
|
| | | | | 看了别人的说明,说是一般▷B取0.25,最大不过0.28 ,那好吧,我觉得就按照程工的这设计就行,取0.25的话,参数就差不多是一样的了。
变压器绕法:
PQ2620 同等磁芯:JPP44/44A NP:NS:NCC=32:6:6 LP=380uH
N1 16匝 0.50*1 2UEW 4脚到3脚
N2 6匝 0.4*4三层绝缘线 均绕2层 A到B
N3 6匝 0.2*3 2UEW 均绕 5脚到6脚
N4 16匝 0.50*1 2UEW 3脚到2脚
绕指的同名端是 : 2 6 B(黑线)
|
|
|
| | | | | | | 另外附漏感的测量:断路初级测次级电感,测出来的是漏感。
针对下图测同名端,先测2到4的电感,再连接4与B测电感量,电感就增加。若电感量减少,则说明与4连接的是A。
|
|
|
| | | | | | | | | 变压器漏感需要吸收,否则随时间累计会饱和,导致mos管的击穿。
1)若C值较大,C上电压缓慢上升,副边反激过冲小,变压器能量不能迅速传递到副边 2)若C值特别大,电压峰值小于副边反射电压,则钳位电容上电压将一直保持在副边反射电压附近,即钳位电阻变为死负载,一直在消耗磁芯能量
3)若RC值太小,C上电压很快会降到副边反射电压,故在St开通前,钳位电阻只将成为反激变换器的死负载,消耗变压器的能量,降低效率
4)如果RC值取得比较合适,使到S1开通时,C上电压放到接近副边反射电压,到下次导通时,C上能量恰好可以释放完,这种情况钳位效果较好,但电容峰值电压大,器件应力高。
我么有实际经验,在漏感13uH,我的计算结果的,电感选择4.7nF,电阻选择10K欧。请问各位大师在选择RCD电路的时候的参数一般是多少?计算么? 有的时候看到有的人不用RCD,在R的部分接一个齐纳二极管,大概200V左右,这个能很好的吸收漏感了?
王工分享过一个文件:
-
-
RCD.doc
349.5 KB, 下载次数: 53, 下载积分: 财富 -2
|
|
|
| | | | | 三圈两地和次级部分已经画好了,原理图上传:
晚一些就是pcb的布置了,由于板子器件较少,应该也是容易的
-
-
反激电源.pdf
219.26 KB, 下载次数: 71, 下载积分: 财富 -2
|
|
|
| | | | | 看用的是哪颗IC了。 PSR QR的看你做多大的功率,一班这样的IC功率都 做的很小,我设计了一65-70W的,B取的小,在0.16左右 ,最大了就没的QR了,也不会在谷底开通,要明白这个IC是怎么PSR的,怎么谷底开通的。我的理解就是无非利用电容来 12V4A的,目前已做到70W多达到目的的, |
|
|
| | | | | | | 谢谢您的回复~也就是说不同的拓扑取B不一样? 我就知道正激一般是0.15 其他的0.2 0.25的都有。还有我这个严格来讲不是PSR吧,PSR是原边反馈,我的反馈还是靠光耦,如果B取0.25 会不会有问题呢?
|
|
|
|
| | | | | | | | | | | 嗯。我打算取0.25。提这些问题主要还是我对拓扑理解的浅,我会慢慢前进的! |
|
|
| | | | | 画好了PCB,先上一个画圈的,发现布局还是不太好,哎啊
-
-
pcb.pdf
218.87 KB, 下载次数: 54, 下载积分: 财富 -2
PCB画圈
-
-
PCB.rar
840.49 KB, 下载次数: 40, 下载积分: 财富 -2
|
|
|
| | | | | | | 原理图与PCB都上传了,求指导,求判断这个板子能否顺利工作~~市电输入,20V3A输出的酱紫
|
|
|
|
|
| | | | | 今天板子能到,那就快上电了,有木有帖子说怎么一步一步调试来着,防炸鸡的那种。。。。。。 |
|
|
|
|
| | | | | 提问,反激,副边开路会如何? 没现象吧?毕竟电流为0。 那on的过程,变压器里面会不断的传输能量,直到变压器产生的磁场强度与原边电感感应的磁场大小相等,则不对变压器继续充能,变压器处于相对稳定(饱和)? |
|
|
|
| | | | | | | 你要想一想,这里的副边开路是纯开路吗?一点能量都不消耗?ic工作不需要能量? |
|
|
| | | | | | | | | 就比如,只绕了初级,没绕次级,没保护的话很快就磁饱和,让炸吧
|
|
|
| | | | | 电路板焊接完毕了,上电前有些紧张。。。。。。谁安慰一哈。。 |
|
|
|
|
| | | | | | | | | 报告版主,不能,只有欠压保护跟过热保护。那么问题来了,①若是次级断路,由于反馈作用消失,占空比一直是最大输出,会不会烧毁初级。②若是给定一定的反馈量,就是pwm芯片输出一定的PWM波,会不会烧毁初级? |
|
|
|
| | | | | | | | | | | 18362做的可以开路的,你那不是有个AUX嘛,在哪电阻上调比例,比方说你输出20V,OVP调到25V就可以了,只要输出超过25V就会OVP了,
|
|
|
| | | | | | | | | | | 也就是说,不管次级如何开路,就连次级绕阻断开了也不会炸机
|
|
|
| | | | | | | | | | | | | 对! 如果次级断路了,那么反馈停止,占空比会很大,aux反馈的电压就很大,就ovp了。我刚才分析的时候就看了之后的芯片,实在是不好意思啊
|
|
|
|
| | | | | | | | | | | | | | | 这个不好说,自己找一下原因.驱动足,是热穿的还是怎么的——电压一班弄不穿同步,
|
|
|
| | | | | | | | | | | | | | | | | 驱动脚是击穿了,现在与地短路。驱动ic表面很光滑,没有突起,应该不是热击穿
|
|
|
|
|
| | | | | 上个图。。。j今天借示波器测波形。。空载 ,输入120VDC,设计输出是20v 3A
|
|
|
| | | | | 带负载(半载)运行一段时间,发现输出为0,再次起机,也还是为0 。分析原因,发现是N-mos(AP75T12GP-HF)击穿了,三个极都穿了。AP75T12GP-HF的耐流是66A,耐压是120V。而程工给的原理图中使用的是FDP3632,耐压是100V,80A。不应该我的就击穿压。 另外,我的电感并联电容电阻为: 2Kv 221 47R 47R,程工的是 1Kv 102 47R 47R,有没人帮我思考一下,是不是这个电容的事儿?
|
|
|
| | | | | | | 驱动脚是击穿了,现在与地短路。驱动ic表面很光滑,没有突起,应该不是热击穿 |
|
|
| | | | | | | | | 原来是自己焊接的问题。,驱动电阻与SR-sense电阻焊接反了,现在没问题了。同步ic没有烧。
|
|
|
| | | | | 半载与满载
上方是电子负载,下方测量的是mos的G极波形,频率确实在变化 |
|
|
|
| | | | | | | | | 现在对这个波形有个问题,这是CCM模式的波形,梯形的。左上角尖峰部分是漏感形成的,吸收效果怎样我不知道,我用的是计算的RCD值。左上角的震荡是漏感电感,等效电容,Cds电容之间的谐振。RCD的作用就是抑制左上角电压波形过高,击穿mos,现在高出来大概一百V,最大的电压也都达不到mos击穿值650V。右下角没有震荡,但是有一个突起的小尖,这部分不是与初级电感,等效电容,Cds之间的电容有关么? 那么提问: 这样的吸收效果怎么样?吸收好的标准大概是啥? 右下角的那个突起可能是什么形成的? |
|
|
| | | | | | | 效率只测试了直流220V,大于90%,交流220V肯定会更高,但是我没设备,没法测呢 |
|
|
|