| | | | | 1.芯片建模简介
芯片建模这个话题很大,以我目前的认知和水平还远远没有资格在这里夸夸其谈,让大家见笑了,说的不对或不好的地方希望大家多纠正和补充。我从事的是一家小半导体企业,主要做的是电源转换器和控制器,通常我们在开发一个新项目或在做一些新的研究时会和研发一起将一些规格参数转化为一些芯片模型。搭建芯片的目的主要有以下几个方面:
(1).新想法或新项目的前期粗略呈现和验证;
(2).建模和仿真可以指导项目开发;
(3).建模仿真可以与具体实际测试交错验证;
(4).建模仿真可以用来和客户吹牛以及更新规格参数;
(5).芯片建模可以帮助做系统级别优化和调试;
芯片建模的方法有很多,以电源芯片建模为例,有的工程师或公司偏向于用计算公式建模,以Excel,matlab, Mathcad居多,另一类借助图形化软件,以Pspice,Spice,Saber,Simllis等居多。这两种没有好坏区别,计算式建模对理论要求和数学要求更高,图形化建模通俗易懂一些,但是其中也会用到很多计算式来确定器件参数。
以我们做电源模拟芯片为例,通常用Pspice,matlab和Simplis居多,相信这些软件大家都很熟悉了,不用过多介绍。我本人数学不太好,故更倾向于用图形化建模,Simplis是我常用的软件,仿真速度快,简单易用,缺点也很明显,收敛需要花大精力,图形显示和波形查看效果太差,数字建模有待提高等。
|
|
|
|
|
|
| | | | | | | 2.L6562D简介
先简单介绍一下PFC,啰嗦几句,相信大家多PFC也不陌生,尤其在于一些中大功率和对功率因素要求有特殊要求得场合。PFC主要可分为被动PFC和主动PFC,其中被动PFC电路效果不是很好,也不能实现很好的PF值,主要用在于一些低成本低要求的场合,主动PFC电路可以实现更好的PF值,THD效果也更好。
主动PFC的电路拓扑结构和控制方法也有很多,其中最常见的是Boost型的拓扑结构,ST的PFC控制芯片主要分TM和CCM两种,ONsemi的PFC控制芯片种类多一些,主要分为CrM,FCCrM,CCM等。
其中TM和CrM,CCrM是同一种控制方法,也叫BCM,都是临界控制模式,主要用在一些中小功率应用下,CCM是连续导通模式,主要用在中大功率场合,中功率应用场合在业内也是一个颇具争议的话题,因为在中功率下TM(CrM)和CCM都能满足要求,具体还是要做一些平衡和根据实际具体情况做选择。ST还推出了一个叫Fixed-off-Time-Controller PFC"控制方法,可以在TM基础上做一些简单修改就可以完成,大家有兴许可以看一看。建议大家去读一读ONsemi的一份专业文档 Power Factor Correction(PFC) Handbook( https://www.onsemi.cn/pub/Collateral/HBD853-D.PDF),里面对各种PFC架构都做了具体介绍。
L6562D是一款历史有点长的料,也是我接触的第一款PFC芯片,当年还是老学长推荐给我做项目用的,这款芯片当时非常流行,可以说当年哪里有PFC,哪里就有L656x系列。它就是基于TM控制方法的,使用起来很简单,外围器件很少,虽然说后来也出现了很多外围电路更加简单的芯片,但是这款芯片到今天还长盛不衰,还是值得我们去学习和推敲的,以这样一款经典的PFC控制芯片来举例相信也是很好的开端。我们也来看一下ST官方在TM控制模式下的演变:
其中L6562A是L6562D的更新版,只有微小的区别,后来的发展都是基于L6562上增加扩展一些功能,本质上都是一样的,学习了L6562D的芯片建模后在学习其他建模也更容易一些。
这里先给大家上传一下L6562D的数据手册,见附件:
L6562D一共有8个引脚,各引脚功能如下:
INV:电压反馈引脚,用于稳定输出电压; COMP:误差比较器输出,需要加上补偿网络使电压环稳定,以及实现高功率因数和较低的THD; MULT:内部乘法器的输入管脚,用来为内部电流环提供板正弦参考信号,实现PFC(使输出电流与电压同相位,都为半正弦形状); CS:电流采样信号引脚,采集流过MOS管的电流信号,输入到内部比较器,与内部半正弦调制信号比较,产生PWM信号; ZCD:生压电感去磁感应输入引脚,当检测到流过升压电感的电流下降到零时,会在内部产生一个下降沿信号信号触发驱动电路开启,打开开关,开始 下一个周期; GND:内部参考地信号; GD:内部驱动信号,用于驱动外部MOS管; Vcc:芯片供电引脚; L6562D芯片内部控制框图如下:
L6562D的基本控制原理
L6562D芯片框图
ZCD引脚检测电感磁芯复位,每次复位开始重新开启下一下周期,这样电感上的电流就是工作在临界模式下,每次电感电流降为零以后就会触发下一次开关周期。MULT引脚用来采样检测全桥整流输出的电压波形,用该采样信号去调制输出电流波形,这样输入电流波形就可以跟随电压波形,实现高功率因数。L6562D是采用峰值电流控制型的,这也是比较常见的开关电源控制方法,动态响应比较好,具体各模块的工作原理我们对照数据手册和模型后面详细讲解。
|
|
|
| | | | | | | 3.L6562D芯片建模
我们先来看一下L6562D的模型概览,如下图:
其中我主要将芯片分为几个模块:芯片内部电源产生模块,ZCD检测模块,MULT检测采样模块,Offset+THD优化模块,控制驱动模块,反馈环路模块,保护模块等,下面也是按照这几个大模块来讲述建模原理。
上图最下面的一部分是参照数据手册上的应用电路搭建用来验证仿真模型的。为防止大家看不清楚,这里再上传一个附件:
|
|
|
| | | | | | | | | 感谢评价,大家一起努力,备课讲课水平稳步提升中哈哈 |
|
|
| | | | | | | | | | | 3.2 反馈控制部分
重点和难点来了,这部分重点需要结合数据手册和原理框图来建模,误差放大器和控制环路建模如下:
VREF来自于前述的参考电压,2.5V,INV是电压反馈引脚,参考数据手册中关于“ERROR AMPLIFIER”部分的参数规格,可知Gv=80dB,则对应U14的Gain=10k,由Vcomp的 Upper Clamp Voltage(5.7V) 和Lower ClampVoltage(2.25V)设置U14的上下输出限值(图10)。由数据手册中的公式”Vcs=K*Vmult*(Vcomp-2.5)”和”Figure12.Multiplier characteristic”可确定V1的值为2.5V,由Figure 12可知K*(Vcomp-2.5)是非线性的,由Figure 12可得出Vcs/Vmult在不同Vcomp下的比例关系(Gain),结合公式和Figure 12可确定R3的不同值,得出不同的Gain。
|
|
|
| | | | | | | | | | | | | 3.3 正弦参考信号电路与乘法器: PFC控制器的目的在于使整流器的输出电流跟随输出电压,由于整流器输出电压呈半正弦状,故整流器输出电流也需要成为半正弦形状。LP6562通过前述MULT引脚连接电阻至整流桥输出采样输出电压波形并以此调制整流器输出电流也呈半正弦波形状,该部分电路如下图:
MULT引脚的电压范围为0-3V(规格书中VMULT,Linear Operation Range规定),KxComp来自于误差放大器输出,该参数决定了我Vcs,Vmult,Vcomp之间的关系,如前所述。V_MULT与V_KxComp相乘以后得到调制信号,该信号与V_cs信号(电流采样信号)相比较得到控制开关信号,这样便可以使整流器输出电流信号能跟随MULT引脚采样的整流器输出电压信号波形,这样既可实现PFC功能。U2是一个缓冲器,同时其最大输出值1.7V也限定了V_cs的最大电压值(数据手册图14)。缓冲器输出是OVP保护电路,S2是负逻辑开关,当Soft_OVP为高时S2断开,S3导通,这样在出现OVP时可将V_cs值钳位在100mV,以防出现过流,损坏芯片。
|
|
|
| | | | | | | | | | | | | | | 3.4 CS电流采样电路与前沿消隐电路: 为了采样电感的实时电流,会在开关管下管处连接一个采样电阻至地,该电阻两端的电压即开关管开启时电感电流,CS连接在该采样电阻与开关管之间实现峰值电流控制。由于在开关管开启瞬间由于寄生参数的影响通常会出现一个尖峰毛刺,实际中要通过一个前沿消电路去除该毛刺影。,通常采用在开关管开启后加一段延迟时间才去采样电流信号的方法实现,如下图所示:
CS即芯片的电流采样引脚,Q为开关管驱动信号,该模块内部电路如下图:
CS_IN即CS引脚输入信号,GATE即Q信号,RTN为电压参考信号,即地电位。U2是一个带有延迟时间的缓冲器,当开关管开启后,经过U2的200ns延迟(数据书册中的td(H-L)参数决定)CS_OUT即经过前沿消隐的电流采样信号。
|
|
|
| | | | | | | | | | | | | | | | | 3.5 THD总谐波抑制优化电路: 具体原理可参考数据手册中的4.2节描述,总结下来就是在采样到整流器输出电压过零点附近人为加入一个偏置量,该偏置量很小,几乎不影响非过零点出的采样电压,电路如下:
V2的取值是由MULT引脚的取值范围(0-3V)设定的,该值与V_mult相比较决定偏置量的大小,由数据手册中VCSoffset参数(当V_mult=0V时,V_offset=30mV, 当V_mult=2.5V时,V_offset=5mV)决定R1的值变化如下:
当V_mult=0V时,E4输出为3V,R1两端电压为3V,则根据R1参数可知流过R1的电流为30mA,H3为电流控制电压器,且增益为1,则此时输出电压也即Vcs偏置电压为30mV,同理V_mult=2.5V时,Vcs偏置电压为5mV.
这样我们既得到了CS引脚采样后经过前沿消隐电路得到的实时电流信号,也得到了提高THD表现的偏置电压信号,通过E5将这两电压信号加和以后即得到最后的电流采样信号,该电压信号与前述调制半正弦控制信号比较去控制开关管。根据峰值电流的控制方法可可知当电流采样信号高于控制信号时关断开关管。整个关断控制电路如下:
U8比较电流采样信号和控制信号,当电流采样信号高于控制信号时,输出高电平,反之输出低电平,U6是四输出或逻辑门,其他三个信号输入端TonMax表示开关周期超出规定值,OVP表示输出电压超过设定值,DIS表示过零点检测失败,这些信号都会导致U6输出一个高电平。U22为两输入与门,TonMin表示开关周期大于最小额定值,当U6输出高电平且开关周期大于最小额定值时关断开关管。
|
|
|
| | | | | | | | | | | | | | | | | | | 3.6 时钟电路 前述详细完整的讲述了开关管关断的整个控制逻辑,接下来讲述开启逻辑,毕竟一直关闭那也不是一个开关电源了。 数据手册框图中画出了一个STARTER,它与ZCD引脚实现的ZERO CURRENT DETECTION电路输出的信号经过或的逻辑后输出到RS触发器的S端。这两个信号就是内部实现开关开启的触发信号。规格参数中的tSTART指定了内部一个固定时钟,其周期典型值为130us,其电路表示及其内部电路实现如下:
其实现原理非常简单,就是通过控制一个电流源对一个固定电容冲放电,当电容电压高于参考值时输出高电平,否则输出低电平。当然这个时钟一般只在系统刚启动时工作,待进入稳态后该时钟就不起作用了。U11的四个输入信号是用来给电容放电或关闭时钟的。待进入稳态后系统周期低于130us,当开关管开启时Q为高电平,该信号会释放C1电流,这样该时钟模块永远不会输出高电平,即关闭了该时钟模块。DIS,Dynamic_OVP,UVLO都是在出现错误状态下关闭该时钟的信号。 芯片框图和数据手册中也提到ZCD引脚上的下降沿是用来触发开关管开启的,该引脚连接在辅助电源线圈上,且同名端相同,即开关管开启时,该引脚电平从高变为低,关断后为低变为高,电压与变压器原边两端电压成比例,随着电感中的能量不断传递到输出后,流过电感的电流逐渐下降,当原边电感中的电流下降到0时,即能量传递完时,变压器原边线圈两端压下降,此时副边线圈电压也下降,随后触发ZCD电流过零点检测电路,输出一个高电位触发下一次开关周期。电路如下:
其中ZCD的高低阈值可参考数据手册规格参数中的VZCDH,VZCDL,触发电压值可参考VZCDA,VZCDT。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 3.7 保护电路:
一般的保护电路分启动时的保护和运行时的保护, 数据手册参数规格表中有Static OVP threshold,保护电路建模如下分为了启动时的保护和运行时的保护:
电路的建模大致完成了,休息一下,回头给大家介绍仿真结果,预知后事如何,且听下回分解。。。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 忙了一周了, 有很多朋友私信跟我说L6562D官方已经下架了,不支持了,现在主流的是L6562A,确实是这种情况。L6562A和L6562D本质上没啥区别,L6562A是更新的版本,进一步降低了待机功耗,另外在一些具体参数上做了优化,我前面分享的L6562D模型完全可以作为L6562A模型使用,只需要修改一点点参数即可,具体可对照L6562A和L6562D数据手册。
好啦,今天抽点空来验证一下我们搭建的电路,先上传一个ST官方的应用文档,是基于L6562A的,我也相应修改了几个参数修改成了L6562A的模型。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 先上传仿真主电路:。。。为啥总是提示上传失败。。。无语 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 大家先看一下搭建的仿真电路如下:
里面的参数基本和前述应用手册的参数一致。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 后面有时间我会详细讲解参数的计算,以及如何用Mathcad计算。。。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 先看一下一个总体仿真的结果,仿真波形请见如下:
从图中可以看出,输出电压和电流达到了稳态,从AC端的输出电流也调制成了正弦波形状,输出电压和电流也达到了设计要求
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 再看一下放大的波形看看是否是工作在TM(BCM)模式下:
从图中可以看出,电感电流波形确实是在临界导通模式下,电感电流下降到0时,磁性复位, ZCD信号会产生一个下降沿,ZCD信号下降沿会开启新的开关周期
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 大家请帮忙投票哦,这里先上传一下整体的芯片模型和应用电路模型哦,赞数达100后我上传源文件哈
-
-
sch.pdf
29.67 KB, 下载次数: 143, 下载积分: 财富 -2
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 后续给大家讲一下用这种TM模式控制芯片来实现FOT(Fixed off time)方式,同样也用LP6562A/D实现,FOT适合于中高功率应用场合
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 老师你好,我按上面搭的6562,系统仿真无法正常工作,这个情况方便帮忙看下吗
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 哇 楼主太厉害了,这个建模非常有用。什么时候能上传源文件呢?期待呀。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 这个static ovp为啥输出接地了?哪个大佬帮忙解释下
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | sudazsy老师这个ZCD检测有没有详细的介绍?
|
|
|
|
|
|
|
|
| | | | | | | SIC 碳化硅MOS发来 贺电!
-
-
ASR50N1200MD88 -PDF.pdf
638.33 KB, 下载次数: 1, 下载积分: 财富 -2
碳化硅MOS
-
-
ASC60N650MT4 -PDF.pdf
784.38 KB, 下载次数: 0, 下载积分: 财富 -2
SIC MOS
-
-
ASC60N1200MT3-PDF.pdf
777.88 KB, 下载次数: 0, 下载积分: 财富 -2
1200v sic
-
-
ASC100N1700MT4-PDF.pdf
1 MB, 下载次数: 0, 下载积分: 财富 -2
1700V碳化硅MOS
-
-
ASC20N3300MT4-PDF.pdf
580.92 KB, 下载次数: 0, 下载积分: 财富 -2
3300V 碳化硅MOS
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 老师你好,请问可以出一期讲解视频吗,看文字感觉省略了好多比较晦涩,好多步骤还没有理解到位~ |
|
|
|
|
|
|
|