|
| | | | | | | 提供点解决方案啊
-
1.png
(102.87 KB, 下载次数: 92)
|
|
|
| | | | | | | | | Rrcd这个电阻太小了,弄个50K试试。R431电阻200K太大了,换1K。VCC电容100UF,换个22UF的。功率也不大,输入大电容100UF换成47UF。
|
|
|
|
| | | | | | | | | | | | | 用1W的就够了。另外频率是特意那么高的吗?频率可以调小一些,把332改大一点,换成682试试。
|
|
|
|
|
|
| | | | | 周期都震荡, 先解决周期震荡的原因,电压, 电流 环路先调好
|
|
|
|
|
| | | | | | | 104太大了,你保证变压器绕制合理没错误,然后吸收电容换472,吸收电阻单相用50-60K
|
|
|
| | | | | | | | | 目前手边没有472
波形为60.8K 配103
感觉还是有点震荡
|
|
|
|
|
|
| | | | | | |
现输出8V(1A)6匝,辅助15V(200mA)11匝,5V(100mA)2匝,40V(100mA)28匝,原边60匝,
绕制按照由里到外:初级-8V-15V-5V-40V
想请教几个问题:
1.初级绕制过程中,第一层密绕满,第二层密绕只能绕一半左右,请问第二层是均匀分布第二层?还是密绕放一边?
2.像5V,15V的密绕只能绕一点点,是绕在正中间密绕?还是均绕满整层?还是两个匝数少的绕组绕在同一层?
3.在绕制过程中,如何减少漏感?有什么注意事项?
|
|
|
|
| | | | | | | | | | | 李工你好,根据您的表,针对多路输出的情况1.副边参数那一栏怎么填表?表里按照只输出一路计算?还是?
2.根据调整其他参数,窗口系数、反射电压眼看是修正过来了,感觉有问题,现在频率修正不过来,与我预期的100KHz相差甚远。
烦请李工指导一下表格。(手头有0.2、0.3的漆包线和三层绝缘线)
附:我的设计要求是
1.输入85-265VAC
2.输出:8V(1A)、40V(100mA),5V(100mA)、辅助15V(20mA)
3.频率:没有具体要求,预设100KHz
4.效率:预设80%,不敢设高
|
|
|
|
| | | | | | | | | | | | | | | 请教下李版,您的最低输入直流电压82V是怎么计算出来的。我一般是这样估算1.414*85-20=100V。另外最大占空比0.6>0.5,这个没问题吗?
|
|
|
| | | | | | | | | | | | | | | | | 最低输入电压82V是电解47uF的值,见原贴【 反激变压器设计要领】196楼,你要得到100V也行,那要用82uF的电解。
0.6占空比只要芯片能支持就没问题
|
|
|
| | | | | | | | | | | | | | | | | | | 按照李版的公式,确实是82V。另外,请教下,里面的线包厚度修正,是什么意思,有什么作用,看表格,就影响到了窗口系数。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 不是我的公式是82V,你实测也是82V。线包厚度修正是指没有按线径计入的额外绕组厚度,比如增加了一个0.13/27匝、40V副边绕组,它只影响窗口系数。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 没去实测,仿真试了下,
和计算值是一致的。李版,这个窗口系数的意义是?看您设计的公式,就是线包厚度/(槽深*0.7),这样看应该是骨架深度的利用率。可您加入的厚度修正,就有点搞不懂了。怎么厚度修正还有负数的,而且直接导致这个窗口系数是负数的,这个负数说明什么?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 窗口系数大于1,可能被装配否决(装不下磁芯)。0.7系数的意思除了线径外,还有(马拉带、漆皮、辅助绕组、隔离铜箔以及适当空隙的)30%余地。比如21楼副边已经按线径1.22计入了厚度,而实际是用0.4三线并绕2层并联,只有0.8厚,就应该厚度修正 0.4*2-1.22= -0.42(表中漏计),修正值为正负都是可能的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 李版,您好,我这边正好在做一款原边反馈3V700ma反激,输入90-264Vac,变压器用的EE13。正好来验证下。按照李版的表格:
,请教下李版,这数据有没有问题?准备做两款变压器进行测试对比(一款按照自己的算法)。芯片内置700Vmos。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 反射电压33V有问题,前面再加一个1
屏蔽已在0.7系数内,因此窗口系数偏小太多有问题
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 李版,您这个表格,线径是如何恒量的,按照经验,初级0.15mm左右是可以,次级0.4mm就够了。但是这数据一填,匝数就出来了,那匝比自然就确定了,反射电压也定了。您是如何调整层数和线径?调整到什么时候合适。还是不知如何使用这个表格。按照经验,3V,这个匝比应该有27左右。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 手工调整线径,得到匝数,意思是整层密绕,此乃反激变压器设计之要领。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 感谢李版,因为用的是5W的板,没有单独开发,变压器只好用EE13。我这边是直接用原来5W的变压器进行调整。请教下李版,您预设这个VOR,是如何判断的?VOR越大,占空比就越大,占空比>0.5,从芯片资料哪里体现出来,如何知道能不能支持。比如:OB2512RN
OB2512RN Datasheet.pdf
(781.88 KB, 下载次数: 5)
,看了一遍,看不出支持占空比大于0.5。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | VOR并不是预设(绿色)的,而是计算结果(黄色),调整原边副边线径可得到任意值,调整到什么值合适,除了占空比,还要看原边副边的电压应力而定,且都没包含尖峰部分,而原边的尖峰与漏感有关,这意味着还要对你的绕制工艺做一个评估才能最后敲定。比如34楼的计算要求你的漏感尖峰必须限制在200V以内,如果你150V就能搞定,意味着你(愿意的话)还可以进一步提高VOR值。
OB2512RN是原边恒流芯片,其恒流算法一般都是基于最大占空比的,因此估计占空比不能超过0.5,你可以试试(超过0.5是否恒流)?
用EE13也能得出一个大致相同的合理的设计,区别在于频率可能更低,这于EMI有利。
|
|
|
| | | | | | | | | | | | | | | 感谢李工的回复!还有几点不明白: 1.桥后电容计算是40uF,实际取47uF以考虑电容的误差和损耗,这样理解对吗?
2. (5V并)在哪里引出5V和8V?
|
|
|
| | | | | | | | | | | | | | | | | 1、电解老化降额标准大约是-15%~-20%寿终正寝,具体你查查官方资料看。
2、(5V并)为(8V并)之笔误,并联后共计6股0.2的三层绝缘线(外径0.4)出线,载流(1.1A)密度你核算一下应该足够,其中已经包括了5V0.1A(靠30R电阻降压引出齐纳稳压)---已经假设二者共地
|
|
|
| | | | | | | | | | | | | | | | | | | 李工你好,我现在40V和5V输出是共地的,8V独立。5V不能并到8V上去,请问怎么调整。 把5V并到40上去?还是独立5V?(输出侧已经把两个地连在一起)
|
|
|
| | | | | | | | | | | | | | | | | | | | | 你可以在8V绕组绕好后的线间缝隙里用0.1的细线再绕一个8V独立出线
|
|
|
|
| | | | | | | | | Vds上升沿第一个波的宽度与PWM周期之比大致可以估计出漏感百分比
这个比例为10%,漏感估计在5%左右
|
|
|