|
|
| | | | | | | 高工,你好!请教一下,“谐振参数不平衡”,是指哪个参数不平衡,如何调整?
|
|
|
| | | | | 正半周和负半周对应的是副边两个绕组,两个绕组漏感不对称,折射原边引起不对称的? |
|
|
| | | | | 个人理解,对于次边全波整流的,有两个绕组,绕制匝数的偏差,会导致正负半周对应增益的变化,从而影响原边谐振腔电流,导致次边大小波。当然绕制匝数的偏差,也会导致漏感的偏差,也会导致折射到原边漏感的差异,从而影响谐振电感量,也影响原边谐振腔电流。导致次边大小波
|
|
|
| | | | | 是不是负载越轻,越不对称???满载就好了。
针对这种问题,我前几天实验了好多次,最终发现我的PCB跟次级关系不大,是原边IC受到干扰了。
如果IC是L6599的话,可以修改PIN3脚的电容,比如从470PF修改到220PF,或者1nF(限制Fmin的电阻也要修改)。
如果是其它芯片,也可以尝试修改Ct\Rt。
另外一种方法,是在次级的中心抽头上串一个很小的铁硅铝磁环。
|
|
|
|
| | | | | | | | | 这是无意中发现的。最开始时,我做了近10个不同的PCB,主要是想验证200KHZ、250KHZ同步整流的,发现有一些PCB谐振电流很对称,有一些不行。
我用的是PCB变压器,不存在漏感不一致的情况;
输出电容也是1210的贴片电容,走线还特别优化过。
谐振电流波形很好的PCB,L6599和MOS都在一块PCB上,设计的特别紧凑。
波形不好的PCB,L6599采用的小板(有单独的接地层)。
改了很多地方,除了输出串磁环有效外,改其它的地方基本没用。
但修改PIN3脚的电容,波形马上好了。
我这两天正在弄NCP1397的控制小板,看看会不会有这种现象,二来好调整死区时间。
|
|
|
| | | | | | | | | 两路驱动相差0.7%,相差了60ns,将差值减小就没那么严重,但是还是有点大小波。
|
|
|
| | | | | | | | | | | 我个人认为,L6599这个芯片还是很不错的,有很多可发挥的空间。
关于谐振电流不对称的问题,无论是空载不对称,满载就正常;还是空载满载谐振电流都不对称。两者根本原因是一样的。
谐振电流不对称的原因我个人认为如下:
很多网友提到,谐振电流不对称是集成方案的情况下居多,这其实是巧合而已,我个人认为这与功率大小有关,与变压器绕制工艺和输出电压大小有关,且听我细细说来:
1:磁集成方案大多用于中等偏小功率,比如前级带PFC后级输出200W 到300W左右。这类电源在计算变压器时,由于前级有PFC稳压所以K值取的稍大一些,目的就是为了降低损耗,所以这类变压器的原边电感量都比较大,一般Lp大约都在500uH以上,所以空载励磁电流是非常小的;假如次级输出的个绕组漏感差距较大,折射到原边一样会造成阻抗不一样,就会出现正半周或负半周的谐振电流不对称,甚至某一个半周谐振电流为0的情况。
这种状态,励磁电流越小(或者励磁电感越大),在轻载时不对称越是明显;前面有“小凡凡”的兄弟提到过,说空载不对称,满载就能正常工作,这是因为满载时励磁电流已经足够大,大到可以掩盖变压器次级两绕组阻抗差异(次级不对称的阻抗不变,原边励磁电流会变,当励磁电流增加时,阻抗的差异已经相对不那么明显)。所以励磁电流足够大的,就能够掩盖住不对称的现象,或者不对称依然存在,但影响已经不大了。
所以,谐振电流不对称,与功率大小有关,因为功率越小,计算的励磁电感可能就越大,励磁电流就越小,次级绕组阻抗的差异就极为明显;与是否磁集成方案无关,磁集成方案,从某种意义上来讲是这个功率等级下成本驱使的产物。
2:当变压器次级两个绕组与原边绕组耦合程度不一样时,折射到原边每半个周期的谐振电流就不一样,所以要尽可能让输出两个绕组与边缘耦合程度接近;
当输出电压设计很低的时候,比如12V,5V,那么变压器次级绕组匝数可能只有2圈,或者1圈,这在变压器绕制时,很难控制两个绕组的一致性,这也是导致两个绕组漏感不一致的原因。
3:有朋友说,谐振电流不对称是因为芯片输出的占空比不一致所致,这种问题基本可以忽略,因为只要对电子技术有基础,基本上PCB设计、和芯片外围参数都不会有致命缺陷。
解决谐振电流不对称的办法:
1:优化变压器次级绕制的方案,让两个绕组对原边的漏感尽可能保持一致。
2:降低K值,减小原边励磁电感,增大励磁电流。
|
|
|
| | | | | | | | | | | | | 如果确实芯片发波有差异呢?差了280ns,可能是什么原因引起的呢?
|
|
|