|
 |  | | | | 楼主搞笑么，没电路图，没现场，没PCB，没应用场景规划，你让别人怎么帮你？
|
|
|
| | | | | | |  哈哈，整改DS 加大 IC-G电阻，加大共模，输出共模
|
|
|
| |  | | | | | | | DS加了100PF了，再加大会炸机，驱动电阻用到300R了，再大也会炸机，共模很大了，壳子都装不下了，输出共模也很大了，装不下壳子了；就算这样也没有效果，别问为什么，因为都是我猜的；
|
|
|
|
|
|
|
|
|
| | | | | 驱动电阻56Ω前面再串个51Ω，降低di/dt。输入共膜电感18mH, 改用T18*10*7,30mH的。
|
|
|
|
|  | | | | 把变压器的次级反绕，或VDD反绕，或次级、VDD都反绕看一下
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | 刚刚发的是另外一个型号的，不过也是辐射不过，我发现最近我和辐射杠上了，每个案子辐射都不过，都是垂直30-50MHz之间，郁闷。另外一个126W的传导全线超标，我都不知道怎么整了。
|
|
|
| | | | | | | | | | | | | | | 辐射起始位置超标，是电源很常见也很不好弄的点，其它地方，增加MOS驱动电阻，VCC二极管并100PF电容，MOS并电容，使用双Y电容，这些措施一套下来基本能搞定，30M这个地方，最有效的还是输入、输入加共模磁环，其它措施偶尔有效；
|
|
|
| | | | | | | | | | | | | | | | | 你说的这些措施MOS并电容和增加共模都有做测试，72W这个应该没有问题，因为之前就没有输出共模，加上去应该是可以了，之前做输出线上加磁环也是通过了的；90W这个本来就有输出共模，在输出线上加磁环，也确实可以了，但是转化成输出共模电感后居然更糟糕了了。而且在MOS上并电容也没有改善，。至于双Y，我们本来就是双Y。MOS增加驱动电阻和VCC二极管并100PF电容没有做过测试，不清楚情况。
|
|
|
| | | | | 辐射超标，你的传到测试能过吗，最好传导过了，再测辐射 |
|
|
|
| | | | | D2更改M7,D2阴极后面串联一个1206 50R的 |
|
|
| | | | | EC4+端和EC1+端加個Ycap-100pF~1nF試試
|
|
|
| | | | | 如果要治本，必须从布局下手，压抑杂讯产生的源头，做后电流路径的去跟回，别让回去的电流路径随意乱走。
治标的话就从幅射的发散位置下手，通常是最长的走线，一般来说没有比电源线串联的。那就是说杂讯从PCB走过电源线，从电源线散出被测到，那就从电源线前下手，引入阻隔杂讯，或将杂讯透过滤波元件导到PCB的地回去。
X跟Y电容是加速的方式，根据频率去转换大约需要什么等级的电容去滤波，可以先尝试将电源线换短看看，若有改善就可以确认电源线是发散位置之一，这样去改LC的pi电路就可以有一定效果了。
若是PCB的话，要先发现有“高频”的地方，再来是高频又有电流的位置，看布局走一次电流走向，你预计让电流出跟回的路径是否为最小的路径，有没有被什么东西档住，或去干扰了其余线路造成杂讯的重叠。
高频电流路径（假设下臂开关）从正端出去后假设为上层线路流过开关穿过电容下地，如果可能有铺地的话电流会通过来的路径走下层的地并延着上层位置回去。要确认输入的电容与开关的位置是否近且顺，输出下地电容的位置也要看。
可以看一下这篇，虽然是针对Gan但是道理相同。
https://epc-co.com/epc/Portals/0 ... h%20egan%20fets.pdf
|
|
|
收藏
分享
津公网安备 12010402000296号