| | | | | 乖乖,您是第一个参与网友哈,支持先!
帮您改了下帖子标题。欢迎您继续和大家分享您的技术经验!
|
|
|
|
|
|
|
|
|
| | | | | | | 能谈谈上升时间比原工艺要快的好处是什么, 还有就是为啥超结工艺时Vg时会有震荡,这个震荡有什么影响呢? |
|
|
| | | | | | | | | 开关电源的开关损耗很大一部分就是上升及下降时间长引起的,可以减小开关损耗,
震荡原因挺多的:譬如
探棒夹的位置,和电路的匹配,,原件的自身参数,
主要影响:
误开关,安全,EMI等 |
|
|
| | | | | | | | | 上升时间快是因为超结器件的非线性寄生电容特性何导致,VDS上升和下降时间快可以减少MOSFET的开关损耗,进而提高系统效率和降低温升。
出现震荡原因是关断速度快了以后PCB寄生电感Ls,外部驱动电阻Rgext,Mosfet Cgs电容构成RLC振荡回路;抑制震荡:1-减小电路寄生参数;2-增大外部驱动电阻;3-减小回路; |
|
|
| | | | | | | | | 时隔半年回头看当时发的帖子,觉得对问题剖析的不够清楚,透彻;有幸最近对这颗器件进行深入测试,分析;再分享一点自己的看法;欢迎大家拍砖。
为啥超结工艺时Vg时会有震荡,这个震荡有什么影响呢?
1-GS振荡的原因是Vgs 下降到米勒平台处后漏极电位在30-200V快速变化;
2-漏极电位快速变化高 dv/dt导致Ids产生负di/dt,由于电路中和MOSFET封装寄生电感的存在,示波器测试Vgs快速有一段迅速下降;实际MOSFET芯片内部振荡比实际测试小,因为寄生电感小;
3-Ids 高di/dt 导致栅极寄生Rgext,Lgext,Lgint,Cgs,Lsint,Lgext 回路发生RLC振荡;减缓此振荡,降低外部寄生电感
4-上述回路振荡导致栅极Cgs电位升高,MOSFET关断延迟,较为严重情况有开通的迹象,关断损耗增加,Vds变化率分段现象明显。 |
|
|
| | | | | | | | | | | 看完了也没看明白最后楼主选择了哪种驱动才是最合适的
|
|
|
|
|
|
| | | | | 可否多来点啊 ,求楼主讲学,我先去买瓜子和小板凳了哦 |
|
|
|
|
|
|
| | | | | | | 个人理解:MOS 中寄生Rint,Ls,Cgs组成 RLC 串联谐振电路,RLC发生谐振引起振荡;
抑制振荡:
1-增大开通关断Rgext; 能够抑制Vgs振荡,同时也会影响系统效率;
2-减少PCB寄生电感;MOS的栅源回路尽可能小;GS并联PNP 三极管栅源回路小;
欢迎补充。
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 绿色那个波形,用三极管的时候下降波形有很大的抖动,而二极管的比较小 |
|
|
| | | | | | | | | | | | | | | | | 用三极管比用二极管的关断回路小,电路中的寄生电感小,VGS震荡小; |
|
|
| | | | | | | | | | | | | | | | | | | 图中显示出来的是关断的速度比二极管快多了,但是震荡比二极管的大啊 |
|
|
| | | | | | | | | | | | | | | | | | | | | 请仔细看图,左边图是使用二极管的波形,右边的图是使用三极管的波形。 |
|
|
|
|
|
|
|
|
|
| | | | | | | 是的,会少走一些弯路;了解器件特征才能更快,更好设计出好的产品。 |
|
|
| | | | | 请问超结MOS和CoolMOS对比,有哪些优缺点? |
|
|
| | | | | | | CoolMOS 是英飞凌注册的商标,英飞凌的技术实现也是基于Super junction 技术;可以看英飞凌额定应用笔记证实这一点;龙腾超结也是技术基于Super junction 技术,不同之处在于具体的工艺实现方式上不同吧,英飞凌使用的是多次外延技术。
超结比传统平面器件相比总体的优点:
1-单位面积导通电阻小,适合高功率密度,温升和空间要求严格应用;
2-开关速度较快,较色开关损耗;
缺点:
寄生电容的非线性变换和开关速度快导致EMI特性差一些,EMI和效率是折中的设计;
|
|
|
|
|
|
| | | | | | | | | | | 这个折中就需要在实践中去搞了,不可能靠理论就弄个折中出来的 |
|
|
| | | | | | | | | | | 事先准备多种方案比如:
1-驱动电阻Ron=51,off=51; Cds=0
2-驱动电阻Ron=51,off=51; Cds=56
3-驱动电阻Ron=51,off=51; Cds=100
EMI分别测试三种情况,然后对比三种情况的效率,最后选择效率和EMI都比较好的方案。 |
|
|
|
|