|
|
|
| | | | | | | 多谢的您的回复。我把cs脚的采样电阻和整流桥输出的电容变大,问题解决了,但是输出电容要大到1uF才有效果。 |
|
|
|
|
|
| | | | | | | | | | | | | | | 我也觉得太大了。请教您一下,这可能是哪里的设计有问题呢 |
|
|
|
| | | | | | | 我的输入是慢慢加上去的。交流输入50V的时候整流桥输出波形不正确,而且尖峰很大,再加到100V的时候尖峰已经超过800V,这导致开关管(耐压800V)坏掉(之前已经炸了一次,还把采样电阻和6562芯片烧坏)。
我设计的输出是60V/0.7A。测的原边电感是1.27mH,漏感差不多是18uH,副边是0.51mH。 |
|
|
|
| | | | | | | | | | | 您好,请问一下,L6562有没有限定最高工作频率的功能,看规格书没有找到相关的说明。又或者是,有没有其他PFC芯片,拥有限频功能的?
|
|
|