|
| | | | | | | 大概就是这么一个意思,Pmos管UGS=0,但是我用仿真时在漏极出现和G,S极相等的电压,源极不加电压时漏极为高阻态
|
|
|
|
| | | | | | | | | | | 上传显示Security error,能告诉我怎么解决吗
|
|
|
|
| | | | | | | 上传图片之前要单击一下图片再点确定
本帖最后由 1539706682 于 2015-11-19 14:32 编辑
|
|
|
|
|
|
|
|
|
| | | | | 来点高手帮我分析下啊,我不是学电子的,毕业后转学电子一年多了,对于mos管总是稀里糊涂的,这个真的搞不懂了,是我的仿真出问题了吗,还是什么的,我,我将mos管换成三极管感觉还是存在这个现象,这个让我觉得自己累积的理论都不对了,谁能帮帮我,图片就只有下面那个了,做了个模型也传不上来
|
|
|
| | | | | | | 你看我的级别,也是菜鸟,会不会二极管反向耐压值有问题啊?还有请问为什么要加那个R39?
|
|
|
| | | | | | | | | MOS上放个电压探头看看或者复制到一张新图,就可以了。我也有遇到过,就这么解决了。希望有更好的回答,替我们解惑。
|
|
|
|
| | | | | | | | | 不是的,这个二级管耐压能到75V,R39是接到单片机的IO口的,R39就是限制电流的吧,我猜的 |
|
|
| | | | | | | | | | |
我觉得应该是图中的三极管导致的,理论上MOS和BJT完全关断,但实际上是流过电流的,从图中看来,BJT的阻抗应该略大于MOS的,导致BJT的分压略大于MOS,验证方法:将图中圈出部分用10K电阻替代试试,有效果你再用可调电阻试试,可调电阻最大阻值应为数十Mohm,没错的话,现象应该是随着电阻增加,MOS漏极电压增加
|
|
|
| | | | | | | | | | | | | 这样的话,漏极电位直接被钳到0.3V,我画了个简单的,二极管是用来隔离两边电压的 本帖最后由 阅读的旋律 于 2015-11-20 14:49 编辑
|
|
|
| | | | | | | | | | | | | | |
我的理解是这样的:结合前后两张仿真图,可以推算出上图中红圈里的阻抗约为10.465Mohm,这个阻值与10K串联分压可算得MOS G端电压为18.98V,MOS的阻抗约10Mohm,这样MOS G端电压与二极管阴极电压就好解释了
关于二极管压降我是这么认为的:
从二极管伏安特性曲线来看,二极管未导通时,电压变化较大,而电流几乎不变,反过来就是流过二极管的电流略微有变化,就能引起电压较大的变化,将10.465M换位10K,电流增大为原来的2倍多,这就可以导致二极管的压降出现较大的变化,这也就是为什么之前二极管压降为0,后来二极管压降有300mV的原因了,
以上都是个人观点,到底对不对我也不知道,还需要大神鉴定,只是觉得这么理解说得通
|
|
|
| | | | | | | | | | | | | | | | | 我知道原因了,原谅我不是学电路的,这个电压虽然高,但是电流极小,mos管是关断的,mos管是用电压控制电流的,出来工作一年多了,以前不爱仿真,所以,没发现这个问题,我看你的分析感觉你的基本功很好啊,我都不会算,我分析你说的那部分都是这么看的,三极管关断,mos管漏极源极电压相等,所以mos管关断,但是当我仿真时发现这个电压值的时候就纳闷了,感觉怎么都解释不通了,在小公司没人讲,觉得自己白混了一年了,就来提问了,哎纠结了一周了 本帖最后由 阅读的旋律 于 2015-11-20 16:32 编辑
|
|
|
| | | | | | | | | | | | | | | | | | |
只是一个MOS的说明,提到Vgs=0时的Ids,晶体管在关断时并非完全断开,只是断开是阻抗太大,可达数十兆欧姆,可等效为开路,实际上还是有电流流过的,具体为什么我也说不清,你先看看模电上PN节或三极管那一块有没有提到,或者百度,反正记住MOS关断时其实是有电流流过的,只是电流太小,可以忽略而已
|
|
|
|