开关电源低边MOS管驱动信号扰动-工业模块电源/电力电源-世纪电源网社区

tyb0220

tyb0220
离线
LV2
本网技师

积分：162
|
主题：1
|
帖子：8

积分:162

LV2

本网技师

2016-11-14 20:57:42

10问答币

设计一个开关电源（Buck），发现在低负载时整体功耗偏大，效率偏低，设计描述如下：
设计输入电压范围：（9~32V），
满负载输出电流I=6A；
开关频率：f=326KHz。
工作时电流范围：390mA~2.5A
测试发现，低负载（32V、390mA）条件下，整体功耗偏大，效率偏低；
实测低边MOS管驱动信号在LO（绿色）；在高边HO（黄色）MOS管驱动信号跳边时，
存在扰动，该扰动会导致低边MOS管开启（扰动信号峰值：5.3V、谷值：-8.3V）；
从而出现两个MOS管直通的现象，目前无法解决，特在此请教各位坛友:
1、如何干掉该扰动振铃信号？
2、如何提升低负载效率？
测试图片参见附件（绿色为低边LO驱动信号，黄色为高边HO驱动信号）
外部两MOS管都采用IRLR3705，部分参数参见附件

MOS管.bmp (645.33 KB, 下载次数: 131)

驱动测试信号.bmp (2.43 MB, 下载次数: 147)

框图.bmp (202.84 KB, 下载次数: 120)

框图

收藏12

		2 pdma pdma 离线 LV6 高级工程师积分：626 \| 主题：17 \| 帖子：101 访问空间发消息积分:626 LV6 高级工程师 2016-11-15 10:12:53 倒数10
		有没有具体的原理图回复 \| 举报 \|

			7 tyb0220 tyb0220 离线 LV2 本网技师积分：162 \| 主题：1 \| 帖子：8 访问空间发消息积分:162 LV2 本网技师 2016-11-15 21:57:53 倒数5
			原理图比较大，该驱动使用集成芯片LM5117驱动，回复 \| 举报 \|

		3 wowfarwell wowfarwell 离线 LV8 副总工程师积分：2393 \| 主题：84 \| 帖子：502 访问空间发消息积分:2393 LV8 副总工程师 2016-11-15 10:28:41 倒数9
		这个电压和电流下的米勒效应这么严重多半是布线的问题解决办法有几种： 1.并联CGS，或者增加RG，不过会增加损耗 2.下管有源篏位或使用具有这个功能的驱动集成电路 3.使用负压关断 4.以上几点都先建立在优化布线的基础上，按理说如果布线合理你这个功率不会有这么明显的米勒效应回复 \| 举报 \|

			4 pdma pdma 离线 LV6 高级工程师积分：626 \| 主题：17 \| 帖子：101 访问空间发消息积分:626 LV6 高级工程师 2016-11-15 11:06:28 倒数8
			能解释一下增加CGS的优点吗？增加CGS与增加RGS的区别？有的人说可以抗干扰，但是觉得这样说没有道理。回复 \| 举报 \|

				5 wowfarwell wowfarwell 离线 LV8 副总工程师积分：2393 \| 主题：84 \| 帖子：502 访问空间发消息积分:2393 LV8 副总工程师 2016-11-15 21:09:44 倒数7
				增加CGS相当于加大了CGS和CGD的比值，对抑制米勒效应有帮助增加RG相当于增加了米勒平台的宽度，使漏极DV/DT降低，同样是抑制米勒效应说成是抗干扰也不算没有道理，不过说得比较模糊 RGS的作用是防止栅极高阻态或悬空时电荷积累使MOSFET不受控回复 \| 举报 \|

			6 tyb0220 tyb0220 离线 LV2 本网技师积分：162 \| 主题：1 \| 帖子：8 访问空间发消息积分:162 LV2 本网技师 2016-11-15 21:49:15 倒数6
			1、对于PCB布线，与几位前辈有过这方面的探讨，也经过两板的优化，但是效果不理想，敢问兄台有什么好的布线建议、或关键点，还请指点一二！也因此，前些天，主要是为了改善效率，我在并联MOS管以及改善开关动态功耗方面折中探索， 2、理论上并联CGS，或者增加RG可以缓解米勒效应在下管的栅极尖峰（我更倾向于Cgd），但是我之前试过增加Rg，但是没有什么明显效果，至于并联Cgs，我明天可以试下，有结果再来探讨， 3、至于负压关断，现实可行性几乎没有；基于成本压力以及控制复杂性，不可取 (当前功耗是满足客户指标，只是低温-40°C下会有5%左右的功耗超指标现象) 我自己想进行优化回复 \| 举报 \|

				8 wangtonghui5247 wangtonghui5247 离线 LV2 本网技师积分：152 \| 主题：4 \| 帖子：28 访问空间发消息积分:152 LV2 本网技师 2016-11-17 18:07:56 倒数4
				增加死区时间试试，因为上下管会产生耦合而影响驱动信号，该问题之前遇到过，增加死区时间可以试试。回复 \| 举报 \|

					9 tyb0220 tyb0220 离线 LV2 本网技师积分：162 \| 主题：1 \| 帖子：8 访问空间发消息积分:162 LV2 本网技师 2016-11-17 22:38:36 倒数3
					该驱动信号由集成芯片输出，死区时间好像是芯片内部固化的；要是从外围硬件电路入手，只能考虑延缓MOS管的开启，仁兄之前遇到过，敢问是怎么解决的，还有没有印象？回复 \| 举报 \|

						11 wangtonghui5247 wangtonghui5247 离线 LV2 本网技师积分：152 \| 主题：4 \| 帖子：28 访问空间发消息积分:152 LV2 本网技师最新回复 2016-11-18 17:55:00 倒数1
						我们使用处理器产生PWM波，来传动给隔离式驱动芯片，进而用驱动芯片来控制MOS管导通，所以死区时间可以调节。回复 \| 举报 \|

			10 tyb0220 tyb0220 离线 LV2 本网技师积分：162 \| 主题：1 \| 帖子：8 访问空间发消息积分:162 LV2 本网技师 2016-11-17 22:45:55 倒数2
			今天进行了并联CGS，加RG等相关测试，实测效果不理想；同时搭建了仿真模型，仿真发现与实际接近，图片如附件，在仿真中发现，只要在上、下MOS之间添加一个电感（下管的漏集引脚上串接），效果十分显著，波形明显变好，扰动被干掉；但是不明白其中的缘由，以及此方案的现实可行性——没有！仿真结果.bmp (319.35 KB, 下载次数: 117) 下载附件 2016-11-17 22:45 上传仿真图回复 \| 举报 \|