|
| | | | | | |
可以调整一个反激5V6A的参数出来看看吗?我输入参数感觉调整怪怪的
|
|
|
| | | | | 不要相信表格,不同牌子ic不一样呢。。。相信自己去实验呀,,哪里有什么最优渣比,,你还要很多参数呀 |
|
|
| | | | | | | 匝比当然有最佳值,而且跟IC的牌子基本没有关系,而且这个问题还没有复杂到需要靠实验去设计的程度。
|
|
|
| | | | | | | | |
5V6A,你设计个参数用你的表格,我按你设计的参数做个变压器出来看看
|
|
|
| | | | | | | | | | | 那个贴内有很多咨询,3楼表格中对每个参数都有说明,自己看明白后下手。如果自己懒,想请人帮忙,也至少要说一个“请”。
|
|
|
|
| | | | | | | | | | | | | 5V6A 65KHz DCM模式,PQ2016慈心,AE60mm^2骨架幅宽mm。可以的话把详细设计过程也发给我学习学习一下,非常感谢。
|
|
|
| | | | | | | | | | | | | | | 您这个是PSR????怎么不用CCM的模式的???你这个DCM峰值电流高压,前端高压MOS温度容易高,DCM的???使用时爱瓦特的IC???65KH,,??怎么看你这个ic都可以进CCM???
|
|
|
|
| | | | | | | | | | | | | | | | | | | 建议连续深度在0.44左右!!初级60TS 次级4TS VCC 9TS 电感量为900uH 使用三明治打法!初级一层--屏蔽---VCC--次级--初级!!!!!!!! 这够清楚了吧????输出同步整流!!!!搞不好就用我们家IC 吧!!!哈哈哈原厂啊
|
|
|
|
| | | | | | | | | | | 说的是跟IC的品牌没有关系,与IC的控制模式或许有点关系,但单就反射电压(匝比)而言关系不大,除非MOS内置(DS电压收到限制)的。
兄弟能否举出颇有关系的例子?
|
|
|
| | | | | | | | | | | | | 是与很大关系的!!!最大占空比!!!工作检测方式!!!!最大最小导通时间!!!等等!!!渣比还是有关系的!!!我之前做AE的!!这个还是有关系!!!人见人智吧!! |
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 类似于什么?? AE? FAE??还是设计晶元仿真类的??还是看市场出做IC功能类的PM??
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 给IC设计工程师提供研发一款新IC的思路、算法和主要功能定义,这个职位叫做系统定义工程师。类似于给 AE、 FAE技术交底、解释任务或者解惑的那个人。 |
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 您有没有搞过18w,输出12v,无Y,接地,要六个db余量的案子???最近这个方案搞死我了!!传导辐射呀!!!!!!!!! |
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 还指导个学生!!!!华为方案!!!对你来说很简单洛!!!!
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 也不说能就很简单,能否做成,取决于他的灵性,不开窍的人是做不出来的。
|
|
|
| | | | | 做电源(或者说做产品),从来不会有什么最优。
而是 成本,效率,EMI,工艺,采购,仓储 等的折中。
如果,单从技术本身来说,又是 体积,效率,电压范围,纹波,动态响应,EMI 等的折中。
|
|
|
| | | | | | | 我的意思是先從效率出發,把參數做好,根據實際情況做調整。。
|
|
|
| | | | | | | | | 如果单从效率出发,那匝比尽量小。
也就是把MOS管的耐压用尽(不浪费)。
|
|
|
|
| | | | | | | | | | | | | 是的,这样占空比可以尽量大,MOS电流有效值尽量小。
|
|
|
|
| | | | | | | | | | | | | | | | | 呀,上边好像说反了。总之,就是尽量用尽耐压开尽占空比。
|
|
|
|
|
| | | | | | | | | | | | | | | | | 对多数元件都有利。
当然了,这里是以现有常规元器件来说的。
|
|
|
| | | | | | | | | | | | | | | | | | | 一时之间,觉得这个好像不尽然。谁有空的话,纸面上算算一个CRM反激看看?
|
|
|
| | | | | | | | | | | | | | | | | | | | | 陆工说的是对多数元件有利,意思对少数元件不利,比如钳位二极管
|
|
|
| | | | | | | | | | | | | | | | | | | | | 感觉他说的方向是对的。在保证初级MOSFET耐压的前提下,尽量把PWM DUTY开大,好处如下:
1. 初级有效值电流变小,有助于变压器铜损和MOSFET导通损耗。磁密变化率也变小,磁损也变小。
2. 初级峰值电流变小,有助于减少漏感损耗和MOSFET的尖峰应力。
3. 次级整流二极管耐压可以低,正向压降低。次级绕组有效值电流也变小。
4. 其他,如初次级滤波电容有效值电流小一点。
小缺点:
1. 初级吸收电路反射电压高,吸收电阻损耗变大。
2. 初级开关损耗稍大。
所以这个措施,主要有利于低压输入。而低压输入是效率和温度的难点。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | Duty大,次级的峰值/有效值电流会变大乎? 匝数,铜线长度有改变乎? ΔB有改变乎?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 这个事不能把参数拆开孤立的看问题,比如匝比的增加意味着副边匝数减少或者原边匝数增加,总用铜可以基本不变,铜线长度有改变乎? |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 补充一下前提条件,假设其他参数如电感量、最大磁密设定、漏感、变压器窗口利用率一样,定频模式和额定载工作。
次级绕组的平均电流不变,峰值电流变小一点,电流变化量稍大,所以有效值变化量大小不确定。基本会比较接近。
因为初级的峰值电流变小一点,所以初级的匝数可以稍少。因为匝比大,次级匝数可以少较多。所以总体铜损少。
因为电感量和峰值磁密不变,所以大占空比的磁密变化量稍大,磁损稍大。
结论不变,低压输入时大占空比效率会明显高。高压输入可能稍好一点点。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 磁芯也不变,气隙也不变,是吧 ?那Np,Ns变,Lp,Ls 如何不变? 与你的前提不符了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 磁芯不变,但是气隙需要变一点,以维持同样的初级电感量。次级的电感量是被动跟匝比走。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 以CRM为例,P=(Vin*D)2/(2*Lp*fs) ,D 大了,Lp却不变,功率P岂不大了,不是说功率不变的吗 ?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 刚才仿真比较了下,次级电流有效值和峰值在初级大占空比时会变大一些。这也是一个不利因素。
因为次级电流有效值的变大,所以,效率比较效果还跟另外一个条件有关,就是输出是高电压小电流型还是低电压大电流型。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你意思是工作在QR模式的反激电路,在高占空比有好处?
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 同意。反射电压越高,可以把VDS甩到更低的谷点,然后刚好MOSFET导通。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这里指的就是振铃,没有考虑专门的电路。
如果要了解专门的控制芯片,可以问问虹冠,他们有把VDS甩到0V的类似的方案。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那是不是就是高壓小電流型去大點效果好點,而低壓大電流型反之?
|
|
|
|
| | | | | | | | | | | 单从效率出发,那匝比尽量小。??????????还是不敢苟同!!!!!!!!!!!
|
|
|
|
|
|
| | | | |
Vin=300V,Vo=12V和Vin=100,Vo=5V,不同匝比时的反射电压及输出二极管反向电压曲线。(n=Np/Ns)
Vin=300V,Vo=12V和Vin=100,Vo=5V,匝比与占空比的临界曲线。
假设电感L=600uH,开关频率f=60Khz,功率和匝比的临界曲线。
上述曲线只能看个大概,如果有匝比和效率的关系曲线,估计可以找出“最优匝比”。
|
|
|
|
|
|
|
|
| | | | | 估计很多人算出来的都有差异吧。模拟电路不像数字电路那样,非0即1的,没有固定值,大家用自己算的去设计,一般也都能正常工作,而且长期应用到现场。
|
|
|
|
| | | | | 现在基本匝比都固定了,你12V输出为了适应器件,同步60V ,你20V输出为了适应100V的同步,匝比都没有什么选择的余地了吧只能是那么多,要不就换高耐压的同步,价格就不同了
|
|
|
| | | | | 1.匝比主要是要平衡原边MOS和副边二极管的耐压;
2.要想效率高,原边匝数要尽可能多一些;
|
|
|
| | | | | | | 一般我们反射电压都搞到130V,这样可以同步尽量选择低耐压的同步,如果反射电压小,同步就要求电压高,电压高价格就贵
|
|
|