|
|
| | | | | | | | | 测试过D6 两端的波形没有, 如果不是方波 ,说明电感偏小,可以增大电感,并且要保证电感的过流能力大于最大工作电流。 |
|
|
|
| | | | | | | | | | | 把输出电容改成1000uf之后的波形图,发现纹波幅度没变啊
|
|
|
| | | | | | | 12瓦负载这样,的确少见,好象在弱载打嗝。 试试将负载改为水泥电阻、灯泡等阻性负载看看,有没有可能是仪器导致的?
如果纯电阻负载也是这样表现,滤波真不好解决,只能减轻。措施下面讲。
|
|
|
| | | | | | | | | 看后面一张图,表现正常一点。 需要看细节,纹波频率是多少?毛刺比例多大?
影响到视频,Pin7 到周边的PCB布局如何,发张照片出来。输入在IC脚,PDF要求并一粒104你没有,加加看。输出电容也多并一粒104小电容看看有没有改善。几百毫伏的纹波毛刺,可以加一级LC滤波、或者将输出的220uF分解为两三个100uF,看是否有缓解。
|
|
|
|
|
| | | | | | | | | | | | | 啊呵,看你的布局,俺的密集恐惧症犯了。这么密,阴影干扰重,不好焊,也很难拆修了。
没有看出来问题,有没有可能哪个元件的实际参数不对? 有虚焊?... ...
|
|
|
| | | | | | | | | | | | | | | 两面的,没虚焊,电流不大 的时候是正常的,电流大了,会有很大的干扰 |
|
|
| | | | | | | | | | | | | | | 还向您 请教一个问题,一个DCDC降压芯片,输入12V 能不能输出12V呢?
|
|
|
|
|
|
|
|
|
| | | | | | | | | 还向您 请教一个问题,一个DCDC降压芯片,输入12V 能不能输出12V呢?
|
|
|
| | | | | | | | | | | 想笑。 输入12V,输出12V。直接接电源就可以了,干嘛还用降压。
|
|
|
| | | | | | | | | | | | | 因为要兼容24V和12V输入。有时候会有12V电源输入 |
|
|
| | | | | | | | | | | | | | | DCDC上并一个PMOS开关,一粒TL431,当输入电压低于14V或其他合适电压值时这个MOS开关直接导通
评分查看全部评分
|
|
|
| | | | | | | | | | | | | | | | | 谢谢指导,最近有点忙,搞别的事情去了。我看一下你说的这个芯片 |
|
|
| | | | | | | | | | | | | | | | | 电源上并一个PMOS 是输出接G级。输入接源级吗。然后漏级输出给电路?是这个意思么。。。 |
|
|
| | | | | | | | | | | | | | | | | | | 天好冷,就不画图也不多说了。
12~24输入 接 PMOS 源极,PMOS 漏极接输出, G极经过电阻接TL431。 电路略复杂(TL431 + 几粒电阻 ),需要保证 ---> 小于14V时,PMOS 的 Vgs 足够导通足够电流,大于14V时,加在Vgs上的压降小于开启电压
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 大佬,你看我这个画的图,当输入12V的时候,TL431输出的电压是9V VGS=-3V这个时候会导通,,当时输入24V的时候VGS=-15V 不应该也会导通吗?这个用P-MOS管 好像不能实现吧。。。。求大佬解答 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 弊,搞错了。 PMOS是不能直接接... ... 需要多加一粒npn
431 1脚两个分压电阻要接到输入(12~24V),3脚接一个4.7K限流电阻到输入;
3脚再接两个分压电阻到地,分压接npn基极,npn 一端接地,另一端经一个电阻接PMOS的G极,PMOS的 S,G间并一粒泄露电阻;
PMOS S极接12~24V,D极接输出。
当431的1脚高于2.5V时,3脚电压约 2.x V,npn基极分到的电压低于0.5V,截止, PMOS的Vgs 小于开启电压,截止;
当431的1脚低于2.5V时,3脚仅吸收431 IC 的基本工作电流约1mA,npn基极分得电压超过0.5V,npn导通,PMOS 的 Vgs 大于开启电压,将12V直接送输出
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 这种情况容易出现pmos管微导通的问题,比如三极管基极电压0.5v时,
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 没关系,TL431的特性会帮我们避开这个问题的,很难长期出现这个“微导通”情况的。 另外 楼主 要的是 兼容 12V、24V 两种输出,安排在 16~20V间跳变也可以解决这个问题。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 大佬你看一下 人家的这个好像也是TL431直接驱动P-mos啊
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个图参数有问题,431参考输入不足2.5V时,仍需要0.5~1mA的工作电流,4.7K上可能产生4.7V压降,PMOS会无法关断。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你这样三极管基极接12/24V去了,431没有起作用。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 这种接法有点意思,要算算。 只是PMOS的Vgs超过2.0V会不会已经通了?431最低工作电压约2.0V
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我是这样想的,当输入12V的时候,TL431截止,MOS管 VGS达到导通电平,MOS管导通,12V直接输出;当输入24V的时候,TL431导通,此时 MOS管 G集的电平应该是24V或者22V???MOS管截止,应该是这样的吧
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 不过这个确实会有你说的这个情况,如果431有2V的压降,VGS之间会有漏电流,,,
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 431内部电路供电靠3、2脚,大约降到2.0V左右时失去调节作用。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那大佬你的意思是 3脚(阳极) 的电平 比2脚(阴极)的电平高?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 3脚 C 为正,2脚 A 为负。
你的几张图都错了。
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 大佬 按照你的意思画的,,,^_^ 应该是这样的吧 |
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 有一点不明白的是,为何TL431不导通的时候 还会有1ma以上的电流,,,,然后会把三极管导通
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 一般是0.x mA,最大约1mA。前面说了,是431内部电路消耗,比如它的参考电压电路、内部比较器、放大电路等,都会消耗电流,Ti 的那张示意图糊弄了无数人 ,Ti 原版PDF里面很含糊,只有 图18 漏出来了一点相关信息: Von ~ 2.0V,Voff ~ Vin... ...。 OnSemi 有一个版本 TL431 的PDF里面有一点点说明。
有兴趣,可以搭个简单电路,具体测量一下,有助理解。
|
|
|
|
|
| | | | | | | 不好意思,还没解决,这一版板子是改不出来了,等下一版吧。,。。。
|
|
|
|
|