|
| | | | | 1.这个电路里TL431被作为比较器使用,当输入电压Vbuck增大到高于比较阈值时,TL431阴极对地(阳极)导通,这个低电压使得PMOS管Q5导通。
2.D28的左管和R67构成了PMOS管的导通保持电路,Q5导通后漏极电压(13V)通过这一支路回馈到TL431的比较输入端,使得输入VBUCK减小到比较阈值以下时TL431仍能维持导通,从而保持Q5导通。
3.BAV99的右管是继电器分断时的电压限幅元件,用以保护PMOS管不被击穿。
请参考TL431规格书中“Device Functional Modes”相关章节。
|
|
|
| | | | | | | 谢谢您,我还有两个疑惑的地方,1、我看好多TL431的例子都是,Vin通过与Vref(是2.5V ?)比较,阴极输出的是为高电平即VCC=13V或者低电平2V,无论怎么样都不能使P-MOS闭合。您说的TL431导通使P-MOS的G极接地导通的情况我也考虑过。但就是这两种情况是不是就有冲突了?
|
|
|
| | | | | | | | | TL431在开环模式下Vref端是比较器的同相端,反相端接2.5V内部基准(未引出),Vref端电压增大高于比较基准时比较器输出高电平,这个高电平驱动输出级NPN型达林顿管导通(并接在阴极到阳极之间),从而器件阴极到阳极之间的电压接近于0V,这样PMOS管的Vgs约等于-13V,能够良好导通。
|
|
|
| | | | | | | | | | | 啊,终于了解了。我把P-MOS的GS的位置认为跟N-mos的一样了,怪不得判断有误。十分感谢前辈的指点。不过我觉得当输入电压大于2.5V时,TL431的阴极应该是2V,所以GS应该为-11V?另外我有个疑问就是:1、假如VBUCK=310V,按照分压100k/(1M*3+100k)*310=1.03V<2.5,按理是不能启动TL431的,难道是图纸有错?
|
|
|
| | | | | | | | | | | 哦,是我计算有问题。谢谢前辈指导。这个电路我终于弄明白了。谢谢您。就是那个GS是不是应该为-11V呢?
|
|
|
|
|