Protel99SE中PCB设计常见错误及解决方法

1、问：如何切换mil和mm单位？

答：菜单View->Toggle Unit，或者按Q键。

2、问：网络载入时报告NODE没有找到，如何解决？

答：a. 原理图中的元件使用了pcb库中没有的封装；

    b. 原理图中的元件使用了pcb库中名称不一致的封装；

    c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e，b，c， 而pcb中为1，2，3。

3、问：为何PCB图打印时总是不能打印到一页纸上？

答：a. 创建pcb库时没有在原点；

    b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb， 然后移动字符到边界内。

4、问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示？

答：请问你是在SCH环境，还是在PCB环境？在PCB环境是有一些特殊字符不能显示，因为那是保留字。

5、问：net名与port同名，pcb中可否连接？

答：可以，PROTEL可以多种方式生成网络，当你在在层次图中以port-port时，每张线路图可以用相同的NET名，它们不会因网络名是一样而连接.但请不要使用电源端口，因为那是全局的。

6、问：请问在PROTEL99SE中导入PADS文件， 为何焊盘属性改了？

答：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可以了。

7、问：为何通过软件把power logic的原理图转化成protel后，在protel中无法进行属性修改，只要一修改，要不不现实，要不就是全显示属性？

答：如全显示，可以做一个全局性编辑，只显示希望的部分。

8、问：请教铺的原则？

答：铺一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识。

9、问：为何铺铜后文件哪么大？有何方法？

答：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。

10、问：有什么办法让原理图的图形符号可以缩放吗？

答：不可以。

11、问：PROTEL仿真可进行原理性论证，如何建立详细模型以得到好的结果？

答：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行仿真。PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。

12、问：99SE中如何加入汉字？汉化后好象少了不少功能？

答：可能是汉化的版本不对。

13、问：如何制作一个孔为2*4MM 外径为6MM的焊盘?

答：在机械层标注方孔尺寸，与制版商沟通具体要求。

14、问：在内电层如何把电源和地与内电层连接？

答：利用from-to类生成网络连接。

15、问：Protel 99se中椭圆型焊盘如何制作？

答：在建库元件时，可以利用非焊盘的图素形成所要的焊盘形状。在进行PCB设计时使其具有相同网络属性。

16、问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字，专家回答先写字，再覆铜，然后册除字，可是本人试了一下，删除字后，空的没有，被覆铜覆盖了，为何？

答：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因为那是一个元件）将安全间距设置成1mil，再覆铜，然后移动覆铜，程序会询问是否重新覆铜，回答NO。

17、问：protel99se自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？

答：合理设置元件网格，再次优化走线。

18、问：用PROTEL画图，反答修改后，发现文件体积非常大，导出后再导入就小了许多。为什么？有其他办法为文件瘦身吗？

答：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文件大，你用WINZIP压缩一下就很小。不会影响你的文件发送。

19、问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？

答：不能自动完成，可以利用编辑技巧实现。

20、问：如何将一段圆弧进行几等分？

答：利用常规的几何知识，EDA只是工具。

21、问：protel里用的HDL是普通的VHDL吗？

答：Protel PLD不是，Protel FPGA是。

22、问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？

答：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离带方式。也可以用修补的办法。

23、问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？

答：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。

24、问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果？

答：视设计而定。

25、问：protel的pld功能好象不支持流行的HDL语言？

答：Protel PLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语言输入。

26、问：PCB里面的3D功能对硬件有何要求？

答：需要支持OpenGL.

27、问：如何将一块实物硬制版的布线快速、原封不动地做到电脑之中？

答：最快的办法就是扫描，然后用BMP2PCB程序转换成胶片文件，然后再修改，但你的PCB精度必须在0.2MM以上。BMP2PCB程序可在21IC上下载，你的线路板必须用沙纸打的非常光亮才能成功。

28、问：直接画PCB板时，如何为一个电路接点定义网络名？

答：在Net编辑对话框中设置。

29、问：怎么让做的资料中有孔径显示或符号标志同allego一样？

答：在输出中有选项，可以产生钻孔统计及各种孔径符号。

30、问：自动布线的锁定功能不好用，系统有的会重布，不知道怎么回事？

答：最新的版本无此类问题。

31、问：如何实现多个原器件的整体翻转？

答：一次选中所要翻转的元件。

32、问：我用的protel99SE版加入汉字就死机，是什么原因?

答：应是盗版所致。

33、问：powpcb的文件怎样用PROTEL打开？

答：先新建一PCB文件，然后使用导入功能达到。

34、问：怎样从PROTEL99中导入GERBER文件？

答：Protel pcb只能导入自己的Gerber，而Protel的CAM可以导入其它格式的Gerber。

35、问：如何把布好PCB走线的细线条部分地改为粗线条？

答：双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。

36、问：如何修改一个集成电路封装内的焊盘尺寸? 若全局修改的话应如何设置?

答：全部选定，进行全局编辑。

37、问：如何修改一个集成电路封装内的焊盘尺寸?

答：在库中修改一个集成电路封装内的焊盘尺寸大家都知道，在PCB板上也可以修改。（先在元件属性中解锁）。

38、问：能否在做PCB时对元件符号的某些部分加以修改或删除？

答：在元件属性中去掉元件锁定，就可在PCB中编辑元件，并且不会影响库中元件。

39、问：该焊盘为地线，包地之后，该焊盘与地所连线如何设置宽度？

答：包地前设置与焊盘的连接方式。

40、问：为何Ptotel99se存储时要改为工程项目的格式？

答：便于文件管理。

41、问：如何去掉PCB上元件的如电阻阻值，电容大小等等，要一个个去掉吗，有没有快捷方法？

答：使用全局编辑，同一层全部隐藏。

42、问：如何把敷铜区中的分离的小块敷铜除去？

答：在敷铜时选择“去除死铜”。

43、问：VDD和GND都用焊盘连到哪儿了，怎么看不到呀？

答：打开网络标号显示。

44、问：在PCB中有画弧线? 在画完直线，接着直接可以画弧线具体如DOS版弧线模式那样!能实现吗?能的话，如何设置?

答：可以，使用shift+空格可以切换布线形式。

45、问：protel99se的PCB通过specctra interface导出到specctra10.1里面，发现那些没有网络标号的焊盘都不见了，结果specctra就从那些实际有焊盘的地方走线，布得一塌糊涂，这种情况如何避免？

答：凡涉及到两种软件的导入/导出，多数需要人工做一些调整。

46、问：在打开内电层时，放置元件和过孔等时，好像和内电层短接在一起了，是否正确？

答：内电层显示出的效果与实际的缚铜效果相反，所以是正确的。

47、问：protel的执行速度太慢，太耗内存了，这是为什么？而如allegro那么大的系统，执行起来却很流畅！