|
| | | | | 这个范围可以接受,元件选择以及参数差别也是可能造成这种情况的
评分查看全部评分
|
|
|
| | | | |
还有一个问题,波形中,下管导通时,电压不是理论上的0V,而是约-1V,上管导通时,不是理论上的Vin,而是(Vin-1)V,感觉整个波形被整体拉低了1V,很奇怪。我测试了模仿的开发板,没有这些问题。
|
|
|
|
| | | | | 时间问题,管子的上下时间,MOS的内阻 ,驱动的上下时间(输入的结电容,;输出电容) 整流管的时间问题,别人100nS开始整流,若是你的超过100,效率只然会低, |
|
|
|
| | | | | | | 加大驱动电流是指换驱动电流更大的驱动器吗?如把4A的UCC27324换成5A的UCC27524,是吧?还有就是减小甚至去掉栅极驱动电阻Rg,是吧?还有其他的方法吗?GaN我们组也有其他同事在做,效率确实提升了,不过老莫名其妙的坏,现在还用的不顺手。
|
|
|
| | | | | | | | | 去掉Rg可能适得其反,Cgd相较Cgs很大的话,第一个驱动电流尖峰可能超过5A,然后你的驱动芯片就过流、驱动电压下跌、出现一个振荡,损耗可能变大。
Rg要和驱动芯片配合使用,以驱动电压单调上升为标准。
选用Cgd/Cgs更小、Coss更小、tr和tf更短的开关管,也是很有帮助的。
要平衡导通损耗和开关损耗,有时候70A的管子比100A的管子发热低,省钱反而提升效率
|
|
|
|
|
| | | | | 差了3个点,是在什么载条件下?满载主要看导通损耗。
|
|
|