|
| | | | | 只有Ciss,没有Ciess.
不明白为什么GS要并联一个额外的电容,有什么目地?有什么好处?另外,并联一个电容,为什么可以消除米勒效应,什么原理?
米勒效应是随着MOSFET的沟道的开通,Cdg上存储的高电压释放掉,并且反向充电到Vgs-Vds的过程,怎么可能被消除?除非是软开关。
|
|
|
| | | | | | | Cgd相对Cgs小了,反充电的效果被削弱,可以改善Vgs下跌的坑
但是这个增大了驱动的负担,很不常见
|
|
|
| | | | | | | | | 是可以稍微改善Vgs下跌的现象,缩短米勒状态时间。但是也导致关断变慢。而且这个并联电容要跟Cgs差不多,才可以看到明显效果。
如果是为了加快米勒速度,不需要增加元件,只改善驱动能力和减少开通驱动电阻就好了。
|
|
|
| | | | | | | | | | | 仿真一下,MOS的Ciss=1.45nF,Inductive switching,Vgs和Vds曲线, 并电容分别是0, 1nF, 2nF, 5nF
|
|
|
| | | | | | | | | | | | | 不仅仅是这个意思,调整激励源dv/dt使上升沿相等看看区别。
|
|
|
| | | | | | | | | | | | | 比较0与1nF的Vds波形,是有细微差别,不知道对应损耗如何?
还有,对于连续电流模式与不连续电流模式负载,损耗会有什么不同?
|
|
|
| | | | | | | | | | | | | | | 理论分析,驱动损耗会大了点,电流的升降沿慢了点,开关损耗也就大了点。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 欲可靠关断(导通)一个高频脉动的Vds信号时,为防止高频脉动的Vds信号通过弥勒效应干扰开关动作,就必须加这个电容。
例:工频(过零)双向切换电路
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 理解了,这种电路是用于防止米勒电容耦合效应产生误导通,主要原因还是驱动能力弱。适用于低频应用。谢谢两位。
|
|
|
| | | | | 你说的Ciess、Cgs、Ciss都是一个东西,而且一般情况不要加0.1,只有非常特殊的情况才需要加这个电容,而且也不是0.1
|
|
|
|