| | | | | 考虑过于周到,那个你纠结的问题可能不是问题,不用纠结。
真正可能有问题的是:
1、驱动波形要用直流档,要看正负电压绝对值,目前看来可能超过30V,是否妥当?
2、5V电压不仅是毛刺(或可归结为测试方法),还有与故障波形对应的起伏,是何道理?驱动电压如何影响到5V的?弥勒?抑或是5V引起的故障波形?需要追究,最起码5V不应该出现此波形。
3、上升沿下降沿过于陡峭,应读出参数,评估其不利影响。
4、反复提及隔离,却没有给出对应电路和器件(隔离变压器?),不便分析。
|
|
|
| | | | | | | 您好,驱动给的是20V开通和-5V关断。5V供电目前确实很有问题,也直接外接过稳压电源,还是不能解决。隔离用的是数字隔离芯片 Si8610,驱动用的 IXDI630,隔离芯片不会出问题,之前有过很多成功的案例。
|
|
|
| | | | | | | 5V的供电确实有问题,而且凸起出现的时间节点也很奇怪。有在5V两端加过大电解电容,几乎没有改善。
|
|
|
| | | | | | | | | 5V的波形异常可能是 【三圈两地】中 Ig 回路布线不当所致,驱动被供电或者另一组驱动干扰了,应参考彼贴规范其 Ig 回路布局,把 C3(偏小) 两端作为控制接地中心,分别走线集中到此接地。如果有几个驱动和 C3 且不能共地时,退耦是必要的。
|
|
|
| | | | | | | | | | | 您的帖子认真学习了,有以下两个疑问:1、It回路接地点和接地中心由于结构问题,有一段距离,您说的“电气并联的方式就近增加一个(或两个可以共地的)高频电容达成共地”是指在两个接地点之间加电容吗?
2、“规范其 Ig 回路布局”,我的理解是回路面积尽可能小且尽量单点接地,目前的PCB确实也是这样布线,驱动地、辅助电源地、IC地、滤波电容地、控制地接于一点。
您的帖子中有一个MOS接地的BUCK的布线案例,但如果是传统的二极管接地的BUCK,请问在布线上有什么需要特别注意的吗
|
|
|
| | | | | | | | | | | | | 1、既然叫 接地中心,就只有一个点,需要首先(用一个电容、开关、二极管)形成这个点,其他由于结构受限的接地接到这个点即可。
2、 Ig 回路布局,不仅仅是回路面积尽可能小且尽量单点接地,它的主要特点是任何其他电流(包拓扑电流和控制电流)都不要串进Ig回路,使这个回路只有Ig电流。
3、所谓二极管接地的BUCK,那个地只是个符号而已,它的拓扑接地中心可以是电容的两端之一(比如你也可以把地这个符号标注在电容+),它的控制接地由开关与二极管的连接点引出到VCC电容-形成控制接地中心,因为这个节点是热点,因此这个地为浮地,除了按三圈两地处理外,还需按热点处理。
|
|
|
|
|
| | | | | | | | | | | | | | | 如果是您布线,楼主的驱动该怎么布比较合理?你能不能就楼主的驱动图布一个让我们这些菜鸟学习一下?
|
|
|
| | | | | | | | | | | | | | | | | 三圈两地,驱动只是一个环节,而且是最后一个环节,无法孤立看问题
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 拉开之后未截。但是最近做实验又看不到这个现象了,只能怀疑是之前源或者示波器受到了干扰
|
|
|