|
| | | | | | | type-c口支持PD协议5V、9V、12V、15V输出,输出为单口,最大功率45W,当然也兼容了PD快充 |
|
|
| | | | | 当前功能已经调通,PD协议可输出5V、9V、12V、15V,PD协议芯片自带限流功能,每种输出OCP为3.3A。板端满载效率91.7%,效率还不好,主要限于变压器幅宽副边绕组线径不够,优化一个点应该问题不大。 |
|
|
|
| | | | | | | | | 可否把LDR6032 的FB端阻值附上?另外我看到您的WAT1和WAT2全部接到了GND上,最大功率岂不是被限定在了24W? |
|
|
| | | | | | | | | | | wat1、wat2接地或悬空不影响最大功率输出,开始我也是按规格书上说明有接高电平,后来发现没区别就干脆接地了;FBD1~FBD3选值根据电压基准分压电阻来定,FBD1~FBD3就是三个开关,5V时FBD全关,9V时FBD1导通R24与TL431下分压电阻并联确定输出电压;12V输出时FBD2导通R26与TL431下分压电阻并联确定输出电压,15V输出R31与TL431下分压电阻并联确定输出电压。 |
|
|
| | | | | 更新变压器匝比为51:7,为使高、低压都工作在第一个谷底开通,且高压输入时频率不至于过高增大开关损耗,设计感量660uH,低压满载频率在40K左右;高压满载频率89K,满载效率最高92.29% |
|
|
| | | | | | | 第一次设计适配器,作品已经寄出去了,非常感谢身边同事的帮助 、指导。
总结下此次调试问题:
1、PD协议无输出:主要原因为PMOS无法开通,LDR6032芯片9脚无法出驱动信号,后将PMOS控制信号改为7脚可正常输出,估计该芯片的7、9脚功能反了,我的设计不需要20V输出,顾9脚功能没有验证。 |
|
|
| | | | | | | | | 2、空载功耗超过75mW:空载输出原边Vcc电压有掉至Vcc_off,IC进入重启状态重新发波输出过冲,光耦将原边FB拉低直至IC再次进入重启,IC重启为高压启动,限流电阻20K,启动电阻损耗导致空载损耗增加,适当增加辅助绕组圈数保证空载Vcc电压在正常工作范围内,当前空载损耗230V输入可控制在75mW内。 |
|
|
|
|
| | | | | | | | | | | | | | | Datasheet给的参数是上下分压电阻100K/10K,问了下供应商这个分压电阻必须是100K/5K输出电压比较准确。 |
|
|
| | | | | | | | | | | | | | | | | 3、空载高压15V切低压5V输出不稳:正常起机5V输出正常,高压15V空载时切5V输出不稳,输出pk-pk几百mv,类似问题2,主要是环路问题,调整环路中光耦供电电阻、RC参数可解决。 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | 我的HV端没接电阻直接连接整流后电压,这会不会导致空载损耗增加?
另外可以详细讲解一些从哪些方面降低空载损耗吗? |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 原边的高压起动动作时序:HV给Vcc电容充电,达到Vcc_on后HV这一路是断开的(HV脚有串联NMOS,具体看规格书中的),后续靠辅助绕组供电,HV串电阻对空载损耗基本没影响。串电阻的目的是为了减小充电电流,不然就是母线电容高压直接加到Vcc电容,大电流冲击容易使HV内部MOS损坏。降低空载损耗主要还是看IC,比如空载时保证输出稳定前提下开关频率越低损耗肯定越小,HV供电方式串电阻越大损耗越小(保证Vcc不掉电),具体情况具体分析吧 |
|
|
|