|
 |  | xkw1cn- 积分：131400
- |
- 主题：37517
- |
- 帖子：55626
积分:131400 版主 | | | 期待。不过55mm得放多少硬币啊 
|
|
|
|  |  | YTDFWANGWEI- 积分：109871
- |
- 主题：142
- |
- 帖子：45924
积分:109871 版主 | | | | 熊猫银币 
|
|
|
|
|
|
|
| | | | | 设计日志：
6月4日：
28*55mm按这个尺寸只是预定热身用的，现在方案大致确定。芯片：UCC28780，SR：MP6908。
开关频率初步定为700K。
主要是考虑EMI问题，采用RM系列磁芯，骨架RM6，磁芯材质ML91S
方案选定后开始PCB Layout，高频线路的Layout是个漫长的时间。。。
|
|
|
|
|
|
|
| | | | | | | MP6908的做同步整流，有没有出来结果？35ns对应TI的专配，确实要快一点，但这个芯片的供电范围太初窄了。
|
|
|
| | | | | | | | | 你仔细看规格书，供电范围非常宽，PD方案首选，0V~180V。我还没上6908，初期用肖特基调试
|
|
|
|
|
|
| | | | | 原理图就不上传了，先传个PCB图，布局稍微打乱了一下。本来是画的差不多了，为了一根驱动走线过长的问题，还有上管驱动走线有两个过孔，这都会带来零点几PF的寄生电容，和几nH的寄生电感。PCB过孔的直径对电感的影响较小，影响最大的是PCB过孔的长度，增大PCB过孔和铺铜区的距离或者减小焊盘的直径可以减小寄生电容。整体来说薄的PCB板有利于减小PCB过孔的两种寄生参数，高频线路的驱动走线最好不要过孔。
这都是非常致命的小细节，我得推倒重来。
第一版PCB Layout：
|
|
|
|
|
|
|
|
|
|
| | | | | 晒晒PCB ，周五打板周一早上就收到了。
没有骗大家吧，小板真的跟一枚硬币一样大小 ，
焊接这个板子我得买一副80度左右的眼镜才行，不然真看不清贴片位置
|
|
|
|
|
|
|
|
| | | | | | | PD快充目前使用到的有EL1018 EL1019,LTV-1009 LTV-1008,需要可以交流
|
|
|
|
|
|
|
| | | | | 就这点小小的贴片元件，搞了两天才贴好，纯手工打造，有些封装画小了，贴的很痛苦 
两个Gan的距离比较近，不知道会不会打架，到时测试看看
|
|
|
| | | | | | | 还有多的元件，需要元件的可以联系我（设计大赛QQ群），分摊设计成本
|
|
|
|
|
| | | | | 没来得急仔细检查元件和焊点，今天就上电了，输入90Vac，没有输出，没有驱动信号。
开始研究主芯片第一脚在哪里？查看隔离芯片脚位，确认变压器相位，等。。。
这个芯片第一次用，又是新拓补，新材料，贴片元件相当小，一个SOD523封装比焊锡丝还小，这些很现实的问题，对于我来说难度非常大。
逼不得已，最后只能画原理图来分析了
|
|
|
| | | | | | | D7、D10被我贴成了2V的稳压管，正常应该是22V左右的。换好后还是没有输出。。。
HVG脚和SWS脚都没有电压，示波器观察都是一条直线，查看规格书，Q7好像没打开过
下面这个是芯片启动的时序图，不知道Isws电流从哪里来？是靠Qs的结电容？：
|
|
|
| | | | | | | | | 断开交流电，给芯片VDD脚引入18Vdc电压。
测量REF脚电压，有5V。
测量HVG脚电压，有11V。
说明芯片焊接没有问题。如下图波形：
感谢《一片电子云》网友提供帮助。
问题出现在原理图Q7的启动MOS管，这里我用的BSS127，当时没仔细看
看到没有，这个是增强型的MOS，它不提供初使沟道的导通通路，所以电路无法正常开机。
所以这个位置需要使用耗尽型N沟道MOSFET，耗尽型NMOS在Vgs=0时，漏源之间的有一条沟道存在，所以只要加上Vds，就有Id流通。如果增加正向栅压Vgs，栅极与衬底之间的电场将使沟道中感应更多的电子，沟道变厚，沟道的电导增大。
目前材料购买中。
|
|
|
| | | | | | | | | | | 对，BSS126是耗尽型的，利用它常开的特性启动，启动完成后再利用它的关断特性做无损电压检测
|
|
|
|
|
| | | | | | | 楼主，请问这个IC101是什么芯片，我的理解应该是与type-c接口相连的芯片，可以调控输出电压电流的，能否给个型号？ |
|
|
| | | | | 更新一下日志：
感谢氮化镓（GaN）设计赛群里的网友分享的宝贵资料，对这个项目提供了很大的帮助。
BUG1：CS脚空焊导致开机不了
BUG2：VS脚上下拉电阻参数设置错误
BUG3：SWS脚外面的稳压管装错成2V，正常需要在18V~20V之间
现在正常输出，发现GAN驱动的毛刺比较大：
上面是带负载5V/1A，输入90Vac，红色是下管GAN驱动，黄色是下管VDS
上面是带负载5V/2A，输入90Vac，黄色是下管GAN驱动，红色是下管VDS
|
|
|
|
|
|
| | | | | | | 上管应该没打开，否则怎么会有这么大的Vds尖峰，ACF没有一点尖峰的，应该是很平滑的波形
|
|
|
| | | | | | | | | 负载太小，还在DCM状态，没有进入ACF模式；
700KHz最高频率，不用平面变压器基本没法弄，穿透深度只有0.08mm
|
|
|
| | | | | | | | | | | 有0.05的利兹线，平面变压器如果用3盎司的铜箔也很厚了，不必达到最优。
-
1.jpg
(61.34 KB, 下载次数: 465)
|
|
|
| | | | | | | | | 上管确实没打开，原因是隔离芯片供电问题，它的供电是从NV6115的3脚串了个稳压管过来的，
NV6115的3脚电压范围是5~7V，隔离芯片供电范围是2.25~5.5V，稳压管得用2V的。
不知道NV6115的1脚提供10~24V电压，3脚的电压是不是稳定的？
|
|
|
| | | | | 口红电源：35*74*30mm；65W；功率密度0.8365W/（立方厘米）；
楼主设计：33*60*24mm；65W；功率密度1.3678W/（立方厘米）；
................：40*45*25mm；65W；功率密度1.4092W/（立方厘米）；
体积差不多啊 |
|
|
| | | | | | |  29*60*20mm，加外壳就是34*65*25mm，功率密度：1.1764W/(立方厘米)；PCB双面贴片，RM6，加油、、、、、、
|
|
|
| | | | | 可能来不急调试了，ACF还有很多小毛病，示波器又没有差分探头，一抓上管波形就烧管子，恼火！。时间不多了，剩下一个月时间，打算用QR方案来备选，ACF方案先暂停，调试好QR备选方案再研究ACF。
不用平面变压器，成本太高了，平民玩家伤不起。
备选方案：N*****2+RM8
频率：*50K左右
尺寸：*1mm**7mm**4mm
花了一个晚上时间，初步PCB LAYOUT已经差不多：
主板：
小板：
|
|
|
| | | | | | | 搞ACF的上下管波形一定要用隔离差分探头，不然会发生一些意外
|
|
|
|
|
| | | | | ACF的上管容易坏，是因为我的探头环路太长了，上管一直打不开，将上管换成二极管输出正常
这文档来源于网络，现分享给大家
GAN设计注意事项.pdf
(1.17 MB, 下载次数: 246)
|
|
|
| | | | | | | 这篇 文档里面提到GAN的驱动要从芯片直连，不加任何电路；但我记得以前也有说法，因为GAN是高速器件，驱动容易引起振荡，因此建议加电阻阻尼。那么GAN的驱动到底是加电阻呢还是不加呢？ |
|
|
| | | | | ACF方案的隔离芯片一直供电不正常，串接的稳压管没起作用一样
下图是氮化镓3脚输出电压波形 （6.35V），负载5V/0A
下图是隔离芯片Vdd电压波形 （5.41V），负载5V/0A
下图是氮化镓3脚输出电压波形 （6.35V），负载5V/2A
下图是隔离芯片Vdd电压波形 （6.19V），负载5V/2A
测得隔离芯片Vdd最大值 （6.19V）明显超过隔离芯片的MAX （5.5V），
|
|
|
|
| | | | | 调机日志：隔离芯片供电的问题已经解决了，现在开机空载电压从3~4.3V之间跳动，
VCC电压一直处于打嗝状态：
TI资料说SWS脚要外接18~20V的TVS管，否则VCC会被钳位至17V以下，但我装的是22V的稳压管，不知道跟这个有没有关系
上管氮化镓换成二极管吸收，电路能5V/3A正常工作，装上上管氮化镓就出现VCC不断重启现象。
|
|
|
| | | | | | | RUN的驱动是有一搭没一搭的打出来，下管驱动更是生了病一样半天打一个出来，这28780真难伺候，调了2个月了，有这个时间女朋友都找了好几个了
波形依次是：
红：RUN
蓝：PWML
黄：CS
奇怪的是探头一测下管驱动，输出就掉到2V以下跳动了
|
|
|
| | | | | | | | | 入秋了，今天感觉到了一丝阴搜搜的凉意，电源还在凉凉中。。
按故障排除方框图，找到了一点方向：
输入30Vac，电源启动后抓PWML驱动，发现有四个脉冲
展开第一个驱动波形，开通时间770nS大于0.3uS，故障排除方框它叫我返回重新来确认一遍
重新测试，发现有时是3个脉冲：
这就问题比较多了：
1.。NTC电阻上面有电容
2.。HVG外接电容不对
3.。下管击穿或同步MOS击穿
4.。上管和下管击穿
|
|
|
|
| | | | | | | | | | | | | 涛声依旧，加大CS电容100pF,220pF都试过，没啥用：
|
|
|
| | | | | 日志：
现在已启用备选方案，QR，GAN已经装上去了，5V输出满载一点温度都没有
5V/3A 90Vac效率只有90%
20V3A时效率只有87%，查看同步时发现驱动没有完全打开：
可以看到同步的Ton只有1uS，对此损耗非常恶劣。
目前最大开关频率限制在260K，QR芯片外接的电阻可以设置最大频率
|
|
|
|
|
| | | | | | | 20V/3.25A时，同步驱动提前OFF了，正确的应该如图中白色线，大家有遇到过这种问题没？
上面同步MOS的Qg=45nc，驱动形状有个阶梯形下降，直到2V，很低的VG电压可以快速关断
当使用Qg比较大的MOS时，Qg=164nc，驱动直接变成了方波：
所以选用Qg较小的MOS利于驱动快速关断
|
|
|
| | | | | | | | | 周未了，本来休息的，只是今天看到恶心的房东10月1号涨房租50元，不得已跑上论坛来更新下帖子，多学点知识。SR驱动提前关闭的问题还在找原因，看到一个同步PCB设计资料：
它上面说避免在同步整流MOS的封装电感中添加杂散电感的位置连接VD和VS感测点，因为这会过早关闭SR。
在这里我已经犯了两个错误：
1.。Vs参考地走线从吸收下面绕到SR MOS的源极
2.。SR的MOS栅极对源极设计了一个10K的下拉电阻
3.。Vd走线没有直接到漏端
4.。TO220封装的MOS因为有引线，有一定的寄生电感，对高频开关非常不利，需要换成贴片封装的MOS
它在这里说由于初始快速导通后内部上拉能力较弱，因此请避免在栅极与源极之间放置小于50kΩ的电阻
|
|
|
|
| | | | | | | | | | | | | PCB打的24小时加急，2天就收到了。
直接焊接，半个小时搞定，先用MOS上的电，没有问题后再上的GaN
外接那个小板是用431搭的一个线路，暂时没上协议芯片
上是优化过的PCB，下是第一版PCB（同步展不开，效率只有87%）
|
|
|
| | | | | | | | | | | | | | | PCB优化后，同步驱动已经正常，非常宝贵的经验。
Vin:90Vac Vout:5V/3A
Vin:90Vac Vout:20V/0A
空载是没有驱动的，可以降低待机损耗，空载极轻载驱动的关闭可以通过Vd电阻进行调整
Vin:90Vac Vout:20V/3.25A
目前频率跑到250K，老化半小时基本上没有温度。
|
|
|
| | | | | | | | | | | | | | | | | GaN装上后先别急着上电开机，先测量一下焊接有没有问题
以下是QR方案上面的GaN测量方法，用福禄克万用表红表笔接S极，黑表笔挨个引脚测量
S--->D 0.936V
S--->1 0.515V
S--->2 0.567V
S--->3 1.63V
S--->4 0.738V
和上面差不多数值就可以放心开机了，GaN基本上不会坏
Vin:230Vac Vout:20V/3.25A
把RCD吸收断开，Vds跑到720V居然GaN没有坏，纳微的管子还是可以的哈 |
|
|
| | | | | | | | | | | | | | | | | | | 测试次级同步的应力
Vin:90Vac Vout:20V/3.25A
Vin:230Vac Vout:20V/3.25A
|
|
|
| | | | | | | | | | | | | | | | | | | | | 因为有了之前调试PD的经验，PD的相关知识和变压器的计算可以参考这个帖子：
DIY 18W 30W 45W 65W 87W PD单口快充，安规版，低成本
https://bbs.21dianyuan.com/thread-305143-1-1.html，
点击量居然有1万多了，贴子还没更新完，将来有时间慢慢更新，不过对PD快充感兴趣的朋友还是挺多的。
这次DIY的话，进展还是比较顺利，PD协议一装上去就可以了，不需调整
展示一下做案现场，考虑到比赛的公平性，我初级测打了马赛克 ：
Vin:90Vac，Vout:5V3A，这个负载在最低电压输入的情况出现了三个谷底，说明变压器还需要优化
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 调的一时兴起，忘记关电，直接拿烙铁去捅PCB的时候炸鸡了。 没有隔离电源的请勿模仿，炸的很响，值得记录一下：
|
|
|
|
|
|
| | | | | 不死心，这个楼开始更新ACF方案进度。
接着65楼，把隔离芯片拆掉，将上管供电断开：
Vin:40Vac
PWML有四个脉冲，正常。PWMH有毛刺，最大电压有2.4V，空载情况下PWMH不该有信号的，应属于走线被干扰
|
|
|
| | | | | | | PMWH的尖峰毛刺是带宽没打开，打开就没有了
将上管拆掉测试输出正常，是这样的：
不知道哪里干扰了上管
|
|
|
| | | | | | | | | 楼主跟新了这么多信息，我的情况基本上跟你差不多，下管有3-4个波形，上管一点反应都没有
|
|
|
|
|
|
| | | | | | | 已经开机测试完成。另外找了两款MOS，参数看着还可以，耐压都是100V的，到时对比测试一下看看效果：
AON6290:
Trr:40nS
Coss:415pF
Ciss:4600pF
Qg:63nc
AON6292:
Trr:19nS
Coss:327pF
Ciss:3839pF
Qg:45nc
顺便记录一下：
芯片的Fmax改小，最大频率变小，相应的OCP点也会变小。
氮化镓的D极到变压器动点串磁珠会增加SR同步MOS的应力，这个要小心一点。
SR同步MOS并肖特可以改善轻载效率，但是也会增加其应力，主要是肖特基的反向恢复时间
SR吸收不是越重越好，吸收到一定程度再加大就没有效果了，会影响效率，吸收的计算可以参考这个TI资料里的公式：
变压器的二次漏电感（Lslk）并测量电路中的二次谐振环频率（fr），执行此操作时不使用SR，
然后需要基于以下等式计算次级绕组电容（Cs）。 请注意，对于次级绕组漏电感为3.8 uH且环频率为2 MHz的变压器，寄生电容为1.7 nF。
计算出的Cs，Lslk和fr，可以设置缓冲电阻R3以临界抑制次级上的振铃，这需要将电路的Q设置为等于1。
电容器C3用于限制在开关周期期间缓冲电阻器施加到辅助绕组的时间。 建议根据反激转换器的开关频率（fSW），将缓冲电容C3设置为以下公式。 对于反激式转换器，在该示例中以85kHz切换将需要大约497pF的C3。
这个电容C3：497pF，实际使用需大于这个值
|
|
|
| | | | | | | | | 下面是同步整流MOS的Vds和Vgs波形: 测试条件：Vin:90Vac/63Hz Vout:5V/3A
测试条件：Vin:90Vac/63Hz Vout:20V/3.25A
测试条件：Vin:264Vac/47Hz Vout:5V/3A
测试条件：Vin:264Vac/47Hz Vout:20V/3.25A |
|
|
| | | | | | | | | | | 氮化镓MOS的Vds和Vgs测试波形：
测试条件：Vin:90Vac/63Hz Vout:5V/3A
测试条件：Vin:264Vac/47Hz Vout:20V/3.25A
输出PDO测试：
|
|
|
|
| | | | | | | | | | | | | 您好,有机会分享一下EMI的测试结果吗? 谢谢您~
|
|
|
| | | | | 有一个小细节记录一下：
就是限频率那个电阻贴的不好，会引起系统不稳，直接后果是输出文波噪声变大，严重一点的会导致炸鸡，下面这张图就是由于这个电阻贴的不好，直接把GaN管子炸没了:
限频电阻贴歪，两个电阻串起来贴（调机的时候因为没有这个阻值的电阻，用的两个串联），输出的噪声非常大，调整环路一点用都没有
限频电阻贴正，只用一颗电阻，噪声完全消除：
|
|
|
| | | | | | | 信心满满的lay完板准备焊接了，看完你的帖子，我心里慌的1腿，准备同步搞个qr备案了。。。对了，我的哥，我sr用的mp6905，刚刚百度了下没找到兄弟款6908啊。。。
|
|
|
|
|
| | | | | | | | | | | 谢谢我的哥，昨天初次上电，
20VAC，vdd高压启动正常；
110-150VAC，vdd三角波，无输出，一断电，过了会有稳定的输出了，但431输出基准只有1.5V，好奇怪。
上220vac，gan。。。boom。。。好刺激。。。
赶紧来看看哥的调试经验。。。。  。。看看哥有没有什么好建议。。。
|
|
|
| | | | | | | | | | | | | 你用的啥方案，建议先调5V档位。估计你的是线性稳压出了问题
|
|
|
| | | | | 260K QR ,用的什么芯片？？低谷检测还来得及吗？ |
|
|
|
|
|
|
| | | | | 输出noise测试：
测试条件：Vin:100Vac/60Hz Vout:5V/3A
测试条件：Vin:100Vac/60Hz Vout:9V/3A
测试条件：Vin:100Vac/60Hz Vout:12V/3A
测试条件：Vin:100Vac/60Hz Vout:15V/3A
测试条件：Vin:100Vac/60Hz Vout:20V/3.25A
|
|
|
|
|
|
|
|
|
|
|
|
|
收藏
分享
津公网安备 12010402000296号