运放PCB布局，特别是开关电源中的运放PCB布局
典型运放电路：
对运放的布局，要先做几个假定：
1、假定运放输入端是高阻抗（无论实际阻抗有多低----比如这里仅15mR），对噪音极度敏感（包括空间感应）。
2、假定运放输出端是低阻抗（无论实际阻抗有多高），对噪音短路（无论传递多远、分布多广）。
3、假定所有接地点（比如图中1、2、3、4、5）之间（即使是同一个网络）都存在相当的阻抗（比如1K）和噪音电位差（比如1V），这些信号均可能串进运放被无端放大。
4、假定信号端接地（图中1）不是地，它只是运放的一个差分测点。这个假定对TL431这样的非差分运放同样适用（它的地是个差分测点）。
5、假定输入端（图中R5上）可能出现远远超过运放VCC电压的电压（比如100V）。输出端也可以这样假定。
有了这些假定，就知道怎么布局了：
6、死死盯住运放输入端的差分采样回路，这里是图中红圈的4个元件，
不惜一切代价使之最小化。这话的意思是，电流检测电阻R5在哪运放就在哪，没得商量。不要去相信开尔文、不要去纠结可能由此引起的其他布局冲突。
7、
8、
9、
收藏
分享
津公网安备 12010402000296号