|
|
| | | | | | | | | 单端正激拓扑不完整,需要钳位,有源无源二选一,不能选零
|
|
|
|
|
| | | | | | | | | | | | | | | 那对比其他方式的钳位来说RCD损耗有多少,用其他方式钳位成本也损耗不少吧
|
|
|
|
| | | | | | | | | | | | | | | | | | | 说的是钳位方式对比的损耗呢,不是拓扑间损耗的对比呀
|
|
|
| | | | | | | | | | | | | | | | | | | | | 说的是同样的钳位在不同拓扑上应用的损耗差距,你才有得比
不同钳位方式之间的差异就是有损和无损,有和无,没得比
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 噢。原来是这样的呀,蟹蟹版主。请问下版主是怎么理解和判断有损和无损的钳位的。要损耗多少才能定义为有损还是无损呀
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 有R就是有损,损耗 P = V2/R = I2*R
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 有R就有损,用作钳位的元器件里面,都有一定的R值吧。打个比喻的吧MOS管也有一定电阻值呢,那多少也是损耗呀
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 是的,反激的无损钳位可能并不比RC钳位高效,因此反激都是RC钳位,但正激大3~5倍,就不行了。
|
|
|
|
|
|
|