世纪电源网社区logo
社区
Datasheet
标题
返回顶部
未解决

OB2203 准谐振波形,怎么不在谷底导通

[复制链接]
查看: 1806 |回复: 27
1
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-7 14:09:52
10问答币
怎样把这个倒钩消除,用过的朋友给指点下谢谢

IMG_20201104_142611.jpg (545.68 KB, 下载次数: 47)

IMG_20201104_142611.jpg

IMG_20201106_130831.jpg (425.86 KB, 下载次数: 49)

IMG_20201106_130831.jpg
收藏收藏3
nc965
  • 积分:93772
  • |
  • 主题:115
  • |
  • 帖子:27385
积分:93772
版主
  • 2020-11-7 17:31:43
 
问题不大,DEM相关连接再精细一点或许有改善
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-9 10:59:25
 
你好,谢谢你的回答,看过你的QR失效分析的帖子,DEM相关连接再精细一点或许有改善,这个怎样调呢?请指导下谢谢我现在在DEM上拉电阻并个47P的电容,可以去掉倒钩,但不知道其他地方有影响没,或在MOS的DS间加个220P的电容就可以把这个倒钩去掉但效率会降低点

nc965
  • 积分:93772
  • |
  • 主题:115
  • |
  • 帖子:27385
积分:93772
版主
  • 2020-11-9 20:02:05
 
本来就没有的电容,不要加,包括布线分布电容
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-10 17:21:10
 
谢谢你的回答,这个现象是不是只有靠板子布线解决了,在不加器件的前提下,如果不去管他,就这样做,没有在谷底导通除了影响效率其他还有什么隐患吗,
nc965
  • 积分:93772
  • |
  • 主题:115
  • |
  • 帖子:27385
积分:93772
版主
  • 2020-11-10 18:01:29
 
靠不加器件解决
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-11 14:19:48
  • 倒数10
 
你好谢谢你的回答,我的理解就只能在PCB板布板上修改才能解决此问题了,
nc965
  • 积分:93772
  • |
  • 主题:115
  • |
  • 帖子:27385
积分:93772
版主
  • 2020-11-11 21:21:03
  • 倒数8
 
先试试拿掉47pF和220pF
davidwang
  • 积分:2510
  • |
  • 主题:4
  • |
  • 帖子:287
积分:2510
LV8
副总工程师
  • 2020-11-10 08:31:46
 
加电容后引起的信号延时,芯片内部采样延后引起的,
xkw1cn
  • 积分:131412
  • |
  • 主题:37517
  • |
  • 帖子:55626
积分:131412
版主
  • 2020-11-8 21:17:49
 
同步延时长了,缩小点同步延时电容值即可。
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-9 11:00:23
 
不好意思,请问下这个电容在哪个地方请自己熬
BingSun
  • 积分:10963
  • |
  • 主题:54
  • |
  • 帖子:1975
积分:10963
LV10
总工程师
  • 2020-11-9 08:16:53
 
没了解过OB2203,但从用过的其它芯片看有些因数影响:
1、ZCD引脚上增加电容会导致开通延时。
2、芯片本身就有效大的延时,降低工作频率也可以改善谷底开通。
谢开源
  • 积分:11754
  • |
  • 主题:81
  • |
  • 帖子:2933
积分:11754
LV10
总工程师
  • 2020-11-9 08:55:08
 
这是正常现象。因为加了抖频技术就不能保证每一次是谷底导通。
加大渣比可以进一步改善谷底导通电压
Stephon
  • 积分:3775
  • |
  • 主题:21
  • |
  • 帖子:154
积分:3775
LV8
副总工程师
  • 2020-11-9 15:20:31
 
您好,为什么说加大匝比[增大最大占空比]可以改善谷底导通电压。可以使第一个谷底更深吗。
谢开源
  • 积分:11754
  • |
  • 主题:81
  • |
  • 帖子:2933
积分:11754
LV10
总工程师
  • 2020-11-10 08:41:20
 
valley=Vin-n*Vo
Stephon
  • 积分:3775
  • |
  • 主题:21
  • |
  • 帖子:154
积分:3775
LV8
副总工程师
  • 2020-11-10 09:13:44
 
谢谢,如果输入电压是全范围,反射电压大于最低输入电压,那在低压输入的时候有可能零电压导通高压输入时低谷底电压导通对吧。对于您上面的那个公式有推理过程吗。
wszdxp2004
  • 积分:10241
  • |
  • 主题:85
  • |
  • 帖子:1251
积分:10241
LV10
总工程师
  • 2020-11-10 08:24:47
 
如图上的红色电容,请取消这个电容。就可以消除这个勾勾;
如果你板上没有这个电容,请减小这组分压电阻的阻值,上下按比例减小;

傲游截图20201110082330.png (74.98 KB, 下载次数: 41)

傲游截图20201110082330.png
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-10 17:22:14
 
你好谢谢你的回答,这个电容是没装的,还有分压电阻我也减小去测了没什么变化,
wszdxp2004
  • 积分:10241
  • |
  • 主题:85
  • |
  • 帖子:1251
积分:10241
LV10
总工程师
  • 2020-11-11 08:23:54
 
不知道你为什么要取消这个勾勾?
有这个勾勾,效率会相对高点(和没有这个勾的比)。
我以前研究过,主要是开关管的开启时时,对应VDS最低最电压。
你把VGS和这个波形拉开对比下就明白了。
https://bbs.21dianyuan.com/forum.php?mod=viewthread&tid=222356
《【原创】反激变压器设计要领》
这个贴子中有一段是关于这个勾的。146楼
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-11 14:18:35
 
你好!谢谢你的回答,QR模式不是要求在谷底导通,如果有这个沟不就是没完全在谷底吗
wszdxp2004
  • 积分:10241
  • |
  • 主题:85
  • |
  • 帖子:1251
积分:10241
LV10
总工程师
  • 2020-11-11 16:51:26
  • 倒数9
 
你把VGS和这个波形拉开对比下就明白了。
MOS关断并不是突然关断的。在关断之前,至少有两个阶段:1*2  (忘了)

爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-12 12:33:11
  • 倒数7
 
谢谢你的回答,是不是这个图
wszdxp2004
  • 积分:10241
  • |
  • 主题:85
  • |
  • 帖子:1251
积分:10241
LV10
总工程师
  • 2020-11-12 13:52:32
  • 倒数6
 
你把红框中的区域再拉开,再加IDS电流波形,再计算下损耗,或许就清楚了。

傲游截图20201112135020.png (905.48 KB, 下载次数: 41)

傲游截图20201112135020.png
爱你单片机
  • 积分:1055
  • |
  • 主题:23
  • |
  • 帖子:62
积分:1055
LV6
高级工程师
  • 2020-11-13 16:25:31
  • 倒数5
 
你好!谢谢你回答,我看了下你发我的那个贴子,我理解是,MOS管导通开启要有一个过程,谷底是开启了,但是没达到开启电压,MOS没有导通,到这个沟这里才达到开启电压,MOS导通时把,  还有你有没有实测过OB2203的波形,我看你是在检测脚的下拉电阻并个电容才出现这个沟的,我实验如果检测脚下拉并这个电容就就不在第一个谷底通了,并在上拉波形看上去完全在谷底,所以我想请教你我这个是不是还是本身电源没调试好造成波形有这个沟呢
BingSun
  • 积分:10963
  • |
  • 主题:54
  • |
  • 帖子:1975
积分:10963
LV10
总工程师
  • 2020-11-13 18:27:54
  • 倒数4
 
楼主好!我想你现在可能纠结这个是不是一个问题?是否影响电源正常工作?
通常芯片ZCD信号产生后芯片会有100-300nS延时才开始输出,而国产芯片大多延时较大,所以大多芯片都会出现这种情况,通常不会引起较大的效率损失,所以也算是一种正常的情况。
如前面你所说增加200PF电容后可以实现谷底导通,主要是因为这放慢了电压下降速度,使得芯片延时刚好一至,如我前面所说可以降低开关频率,也会起到同样的效果。
上面也有人提过同比例改变ZCD上的电阻阻值,因为改变ZCD上的阻时可以改变ZCD产生有效信号时间,所以也是能优化谷底导通问题。
weilemin123
  • 积分:303
  • |
  • 主题:1
  • |
  • 帖子:4
积分:303
LV4
初级工程师
  • 2020-11-13 20:33:44
  • 倒数3
 
刚好这几天也在做6562+2203 ,也是这样的波形, 120W的, 40K左右谷底, 50K  80K 就带勾勾了。暂时没解决准备重新布板,   更大的一个问题就是,频率高了,手摸散热片电流掉好多。
xkw1cn
  • 积分:131412
  • |
  • 主题:37517
  • |
  • 帖子:55626
积分:131412
版主
  • 2020-11-13 21:34:17
  • 倒数2
 
这种情况,多是二次整流二极管反向恢复特性相对较弱。大电流下反向恢复电荷增加;等效电容增加,折算到一次的电容较大。
这样;轻、重载的谐振电容不同,轻载电容较小;谐振加快,而延迟不变时就会谷点超前了。

xkw1cn
  • 积分:131412
  • |
  • 主题:37517
  • |
  • 帖子:55626
积分:131412
版主
最新回复
  • 2020-11-13 21:35:25
  • 倒数1
 
所以;如果如果可能,最好用肖特基等反向恢复较好的管子做二次整流。
热门技术、经典电源设计资源推荐

世纪电源网总部

地 址:天津市南开区黄河道大通大厦8层

电 话:400-022-5587

传 真:(022)27690960

邮 编:300110

E-mail:21dy#21dianyuan.com(#换成@)

世纪电源网分部

广 东:(0755)82437996 /(138 2356 2357)

北 京:(010)69525295 /(15901552591)

上 海:(021)24200688 /(13585599008)

香 港:HK(852)92121212

China(86)15220029145

网站简介 | 网站帮助 | 意见反馈 | 联系我们 | 广告服务 | 法律声明 | 友情链接 | 清除Cookie | 小黑屋 | 不良信息举报 | 网站举报

Copyright 2008-2024 21dianyuan.com All Rights Reserved    备案许可证号为:津ICP备10002348号-2   津公网安备 12010402000296号