| | | | | 黄色为13脚(HDRV)到9脚的波形
蓝色为12脚(SW)到9脚的波形
红色为黄色与红色波形之差的平均值,即为上管的驱动波形
|
|
|
| | | | | | | 黄色为上管的D极到地波形
蓝色为SW脚到地波形
红色为黄色和蓝色波形之差平均值,即为上管的VDS波形
|
|
|
|
| | | | | | | 看不到电流波形,所以猜测一下有两种可能:
1、下关体二极管和整流管反向恢复,导致电流过冲震荡。可以换一个内部集成肖特基的管子
2、上管开通时对下管漏极电容充电,在分布电感与漏极电容之间产生震荡。需要加RCD吸收
至于上管损耗高的问题,我觉得上管应该选高速的管子,而非低Rdson的管子,毕竟上管的电流不大,因此开关损耗是主体损耗。 |
|
|
| | | | | | | | | 谢谢您的建议,我会去试下的!这个电源满载要带22A,上管电流有效值有15A了,考虑降低满载时的导通损耗,我选了Rds较小的管子。不过现在轻载情况下应该是开关损耗造成的,只是暂时没找到好的解决措施。。 |
|
|
| | | | | | | | | 除了上管发热大之外,芯片也发热严重,所以昨天我在输入电压和VIN脚之间串了个电阻,测电阻两端电压,反推流进芯片VIN脚的电流,发现空载时电流都有150mA,输出负载带到0.3A时电流约400mA。。。 |
|
|
| | | | | | | | | | | 两个管子需要驱动,一周的驱动能量为V2*Ciss=49*6.54nf=0.3uf
假设频率是500k,按说功率应该是150mW左右。。。。 |
|
|
| | | | | | | | | 经过这段时间的调试,发现损耗大可能有3个原因:
1. 选的mos管Qg较大,芯片的驱动能力不够,换成低Qg的mos管后损耗会有所减少,现在也正在申购UCC27201放在芯片后面来增强给mos管的驱动,同时将开关频率降到200K了
2. PCB布板方面的原因:昨天将负载带到100W,电源总损耗约18W,然后我试了下将两个mos管移到距离芯片较近的地方,发现损耗只12W,有了明显改善。由于外壳的限制,板布的不怎么好。
3.上管驱动不好:测试了下驱动幅值约9V,如果SW(12脚)到地的波形不好(如有较大尖刺或有一些振荡),那么14-12脚的波形(即上管驱动)或多或少会受一些影响,导致mos不能最优化的被驱动。我看了下驱动波形,确实不是那么理想。
其中上述第一点和第二点已经被证实了,第三点只是我的猜测。。
昨天带到300W以上了,直接把上管热击穿了。。 |
|
|
|
|
| | | | | | | 带载约0.5A测得,不敢带大,因为轻载时上管发热都蛮严重了 |
|
|
| | | | | | | | | 印象里,环球电源讲义里好像看到过类似的解决办法——DS并肖特基,
不妨试一下。
或是加个吸收什么的,波形挺好,不该这么烫。 |
|
|
| | | | | | | | | | | 谢谢你的建议,
我在下管试过并个肖特基,还是一样的现象。
我感觉波形尖刺很大并伴有振荡,波形并不怎么好,上管驱动电压幅值不高,才8v左右
那我下个环球电源讲义看看。 |
|
|
|
|
| | | | | | | 这个论点相当精辟,不过没单不是我的错,搞不定就是我的错了 |
|
|
| | | | | 1. IC消耗如此大的电流确实是一个问题,搞清楚是否在spec范围内;
2. 如此大的振荡是否优化PCB来减小了,或者增加下管Vds RC吸收;
3. 上管发热严重,是否增加mos并联来减轻单管的thermal压力;
4. 确认一下是否环路上存在一定的振荡;
5. 增加IC的供电电压,看驱动电压是否可以增加;
6. 计算mos损耗是否和实际的温度一致,或者选择Rds更小mos; |
|
|
| | | | | 40057供电干嘛从下管驱动取?26V是芯片安全工作的范围嘛,这部分带额外负载,会造成驱动波形变差,从你贴的下管驱动波形也可以发现上下很慢。过慢的上下会造成上下管同时导通的现象,而且重叠部分在下管导通后部也就是下管还在导通,上管已经开通,这个时候由于下管还在低电位,功耗就会主要表现在上管,并且会有明显的空载功耗,上面分析基本上符合你说的情况表现,建议修改IC供电为输入直接供电再看看,同时也可以看看下管驱动波形有否变化,就可以明确判定。 |
|
|