 |  | | | | 1）可以用于恒流输出。当然如果要求效率最优的话，恒流范围有些窄。实际上可以减小K值，让满载时的工作频率小于谐振频率，可以实现比较宽的恒流范围。但这时会牺牲保持时间，好在LED的应用不需要保持时间。
2）不知这个关系是要做什么用，如果只是做保护用，则为Vinmax+Iocp/(2*pi*f*C)，f 取最小值
3）有专利的驱动方式可以解决这个问题，不过一般100K左右的设计是没有必要用的，影响很小，只有开关频率非常高时专利电路作用才明显。 |
|
|
| | | | | | | 1。减小K值的方法还是不太好，因为有可能输出有更大的工频纹波。同时如果一味减小K值，有可能发生开关频率低于谐振频率时进入ZCS。
这个问题的难点在于，一般通信电源既要恒压输出，某种条件下又要恒流输出，有时可能还要恒功输出，谐振腔的设计非常麻烦，目前还没找到一种优化的方法。目前比较实用的方式是某种条件下进入PWM模式，这样又失去了软开关。
蚂蚁讲得对，用于LED驱动时，由于输出仍然存在电压，所以工作情况会好一些。
2。这个式子计算结果不准确，对比一下计算结果与实际测试存在较大误差，特别在某些极端条件下。
3。CPES的这种新专利仍然存在问题，它的本质其实就是检测Vds，但问题是输出电流是正弦波，正弦波并不是线性变化的，等检测电流大过某值时，而此时的正弦波有可能会较高了。所以，现在的同步整流方案仍然值得改进，当然12V左右的应用时还是可以改进1%左右的效率，另外，从实际测试来看IR1167会存在过早关断同步整流的问题。 |
|
|
|
| | | | | | | 请教CMG，2）步中计算电容电压的关系式中。Iocp/(2*pi*f*C), Iocp是什么？输出电流峰值？其近似意义是什么？多谢。 |
|
|
|
|
| |  | | | | | CMG 大师，请问下 176VAC-265VAC 不带PFC的做LLC电路36V/6A效率高吗？这个方案可行吗？谢了 |
|
|
|  | | | | | | CMG大师，请问你的那个LLC设计文档，一开始设计的匝比N，确定了最低最高工作频率，但后面又有实际变比，这个最低最高工作频率会变化吗？您的这个VDC250V-420V，288W的效率能达到多少？麻烦您了 |
|
|
|
| | | | | 请教大师：
能介绍一下您讲的相关专利的思路吗？
3）有专利的驱动方式可以解决这个问题，不过一般100K左右的设计是没有必要用的，影响很小，只有开关频率非常高时专利电路作用才明显
谢谢 |
|
|
|
| | | | | 请教大家一个问题，LLC能否消掉电网的低频纹波，为什么？ |
|
|
| | | | | | | 不但是LLC，可以说所有的AC/DC都有工频纹波的成分，这是大小有差异罢了，根本原因是不可能通过环路设计能将工频纹波减小至零。 |
|
|
|
| | | | | | | 那是那是，要不然20年前提出的电路现在不会这样热了。 |
|
|
| | | | | 1, LED有一个开启电压, 正常工作时,端电压不可能为零,大至在3V左右吧. 通讯电源则不太清楚;
2, 是否想了解电容上承受的最高峰值电压?
3, LLC整流后是容性负载, 电流固然是正弦, 但由于整流管在开通前, 整流上的回路阻抗是很高的,VDS的建立还是很快的吧 |
|
|
| | | | | 我的LLC用的是常用的在中间开槽的方法来做。开槽为4MM，在10K的频率下测试得到漏感为106UH，短路两边都是一样的，可是在1K下面测试时，各短路次级两边是测试得到漏感分别为150UH和130UH，差了20UH。怎么回事？一般算谐振频率是按照哪个频率的楼感来算的？
请各位帮忙解释一下>>>次级是分两层来绕。上下各两圈， |
|
|
|
| | | | | 我做LLC发觉有个很大的问题，就是副边短路保护如何做？副边短路时，原边的LC谐振频率都大于管子的最大开关频率了，很快管子就挂掉了，对于这种问题请教各位有什么好方法？ |
|
|
| | | | | | | LLC都有最高频率限制的，不会出现你说的“原边的LC谐振频率都大于管子的最大开关频率”这种情况。如果次级短路就保护，有的锁死，有的打嗝，跟一般电源一样，没有特别的。 |
|
|
|
|
| | | | | 大师,
1. LED驱动、或通信电源等输出都要实现恒流，但是一恒流输出电压就降为零，引起开关频率极高.
请问下我们不是可以设置一个最大频率的吗? 而且不明白为什么一恒流输出电压就降为零, 你说的是启机瞬间么?
目前的方案：LED由两级改为三级，也就是LLC的输出还是恒流，再加一级BUCK做为恒流源；
请问能否详细讲述下你这个方案的原理? Buck加在哪边呢? PFC与LLC之间还是LLC与输出之间啊?
我看TI的方案加Buck 并不是为了恒流呀,而且为是固定LLC的工作频率与Duty,而且此方案曾经是Synqor 公司的专利啊,不知是否会有冲突. |
|
|
| | | | | | | 哈哈，这好象不是TI的方案吧？是我以前做过的产品。
既然你谈到了专利，我们就可以再说一说。BUCK是放在PFC与LLC之间，其实LLC就是一个电子变压器，固定频率、固定占空比，所以容易实现更高的效率。但是你可以看看SYNQOR的专利宣称，它讲的是新型同步整流驱动方式的交错正激的两级结构。举一个简单的例子，如果你把两相交错改成三相交错就可以宣称是你自己的专利了，当然这种同步整流的优势也会丢失。如何避开专利，关键是要看专利是如何宣称的。 |
|
|
| | | | | | | | | TI是最近提及此方案,当然是比大师你的案子要晚些.
这份不是Synqor的原始档,你可以找个原始档看看,我认为他宣称的是一种结构:
也就是PFC后再加一级Buck去做调整输出用以实现下一级的固定频率和固定Duty.
其实我也在一直想两级变三级后固定频率、固定占空比，真的能实现更高的效率吗?
不知大师你有没做此类似的对比? 要知道我们增加一级也就增加了成本和损耗,它为什么会比我变频时的效率要高呢? |
|
|
| | | | | | | | | | | 看过一份paper（不好意思，一时半会找不到了），比较出来，三级的效率比两级的要差。
我想正如你给的文件里所言，已经把三级的优点讲出来了，如果没有充分运用这些优点，个人认为就没必要去做三级，不仅复杂了，成本也不低。 |
|
|
|
| | | | | | | 楼上的，笔误，呵呵，应该是LLC的输出还是恒压...... |
|
|
|
|
|
|
| | | | | 1.LLC输出是恒压,需要加恒流电路来做恒流源.,358做可以,只是恒流精度不准,看你的要求了,用328恒流精度很准.
2.如果你选择SRC的谐振半桥电路,他的工作频率就小的多的软开关形式.一般设计在50KHZ. 这个频率是1.2倍的谐振频率.
3.副边同步整流。我把同步整流集成了,副边电流波形是正弦波,确实是非线形.但CM6900设计在谐振点右边的时候,它的副边电流波形是线性的.
4.如果需要请教SRC谐振半桥的,可以讨论. |
|
|
| | | | | LLC没做过。请问用LLC做电压0-50V,电流0-60A可以吗？ |
|
|
| | | | | 1。不适宜用于恒流输出。LED驱动、或通信电源等输出都要实现恒流，但是一恒流输出电压就降为零，引起开关频率极高，如何做到较优化化设计？目前的方案：LED由两级改为三级，也就是LLC的输出还是恒流，再加一级BUCK做为恒流源；有些芯片频率升高时会进入BURST模式，这样对恒流输出就更有问题，比较合适的方法是频率高于某点时由PFM转为PWM模式，可是还有没有其他办法？
还有一种方法就是调pfc电压，易达由相关的产品推出；但是目前用得较多的还PFM+PWM模式，5年前就有成熟的产品推出，可以解决恒流问题，以满足通讯电源的要求，虽说轻载破坏零压开通，但是损耗小于满载损耗，可忽略，另外pwm时候还是可以部分区域零压开通的
2。谐振电容两端电压与开关频率的关系。一般计算中，这个电压一般跟谐振频率有关系，但是如果开关频率跟谐振频率相差太多时，怎样计算谐振电容的电压呢？
一般采用仿真的方法简单直接
3。副边同步整流。副边电流波形是正弦波，我们知道正弦波数学上是非线性的，而副边一般通过检测VDS来反映电流，等到同步整流开通时电流有可能很大了，有没有一种更有效的同步整流驱动方式呢？
这个可以参考台达的专利，英飞凌将很快有类似的llc带同步整流的芯片推出 |
|
|
|
|
|
|
| | | | | | | 还有一种方法就是调pfc电压，?
这个作用不大吧？
高压输入再怎么调也不行啊？
英飞凌的LLC 芯片出来了没？ |
|
|
| | | | | | | | | 对，我也觉得高压输入时，你的PFC电压必须高于400V。难道你把PFC的调压范围最高可达450V或是更高？ |
|
|
|
|
|
|
|
| | | | | LLC 谐振变换电路,为什么用两个电感?
一个电感也可以与电容组成LC谐振啊.
第二个电感L起什么作用?
我用了一个L工作也很正常啊!
|
|
|
|
|
|
|
|
|
|
|
收藏
分享
津公网安备 12010402000296号