| | | | | 主要是励磁电感(其实也包括漏感,只是漏感与励磁电感不是一个数量级,很多时候忽略了)、MOS的DS两端电容以及变压器原边线圈的杂散电容决定了这个振荡频率。
公式:
Lp:励磁电感和漏感之和
Cds:MOS的Cds=Coss-Cgd
Clp:变压器原边线圈的杂散电容 |
|
|
| | | | | | | DS并电容来降低关断损耗是有限的,但对开通损耗的加大却是明显的,总体上是会使效率下降。这里并电容很多时候是为了解EMC,而非效率上的考虑。
同时请分清楚振荡频率和开关频率,二者不要混淆。 |
|
|
| | | | | | | | | 谢谢指点!
这里的振荡频率低了,是否意味着Vds从高位平台谐振向下的时间变长,使整个开关周期的Toff变长,进而也会影响到开关周期? |
|
|
| | | | | | | | | 如您刚才说的 振荡频率和开关频率 二者是有区别的 请问下 能帮忙麻烦解释吗 我其实总是把这两个东西搞混 开关频率我理解的是IC的工作频率 但是振荡频率的话 跟哪些因素有关呢?谢谢了 |
|
|
| | | | | 帅哥说了好多,我说点我的看法.
COSS较大或是直接在DS间并电容(类似于人为提高COSS),这里有个可能,关断时间不变,改变的是关断斜率,即在这个过程中不改toff的大小,而是改变在toff小Vds/Ids的变化斜率.
如果你的目的是想减少关断损耗,即要实现快关,加速关断电路即能做到这点. |
|
|
| | | | | | | 得到两位高人的关注很荣幸。
在DS上并电容的目的,是希望Mos在关断具有容性的特征。一个很基础的资料上讲过:Mos管呈感性开通、容性关断是最理想的,无论对于损耗还是EMI。 |
|
|
| | | | | | | | | Mos管输出电容大点,有利于软开关,这在大功率中有用. |
|
|
|
|
| | | | | | | | | Mos管呈感性开通、容性关断是最理想的
请问如何理解? |
|
|