磁路磁阻与磁路损耗如何反应在变压器的模型中

先占个沙发，听讲~

mark~~~

占座，等版主讲课

坐好，等待老师上课．．．

严重期待中！

围观关注。。。

强力关注学习！

严重期待。。
各种厂家的铁氧体都标有不同的AL值，这究竟在设计上有何区别呢？？

AL越大，达到相同的电感时需要的匝数就越小，匝数越小，绕组的winding loss就会小，节能；一般AL越大的磁芯它的有效磁导率都比较大，比如说相对于铁硅铝磁芯来说就比铁粉芯磁导率大，而且本身core材料损耗要小

期待版主分享

先上一个简单的T型等效图，个人之见：铁芯的等效损耗可看做是图中的RF，其值
大小与频率及磁摆幅的指数函数成反比。

各符号代表啥意思，请禅诗一一道来，

jx1 jx2 是指等效折算后的原副边漏感感抗。

如图绕组结构(实际高频变压器不会这样绕制，只是为了表明绕组磁路间距)的变压器
其磁路磁阻是否可等效为图中的Rm？
看电路图总感乏味，过后再上些实测波形与数据，以便直观理解。

磁损电阻Rlm和励磁电感Lm应该是并联的，倒未见过画成串联的。虽然电路上串并可以相互等效，但物理意义在这里就差异大了。
磁阻Rm的等效不会这样出现在电路模型里，其实它已隐含在Lm内，Lm=N^2/Rm。

greendot老师不好意思啊！
为了省点画图的时间，我的图是从别处复制过来再修改的，的确易让人误解。
对于铁损，我指的是9楼图中的RF，与Lm是并联的。
而对磁路磁阻Rm的理解，我是从对特别绕组结构的变压器的实验结果中猜测推理的，自然不一定是正确的。
在一般常见的层层包裹绕组的变压器中，估计Rm是不能这样等效的。但在我所见到的一个超大功率EE型
Np/Ns多重交叉换位的特殊多槽变压器实例中（超高EE磁芯），Np与Ns绕组是离开不小的间距的，间距中的铁芯是裸露的，
我认为是为了利于铁芯散热才如此的。我如法炮制时，发现低u值铁芯在拉开Np/Ns距离时，功率损失特大，好象“串了个电阻”似的，呵呵...

这情况会不会是耦合的问题。
磁通耦合有两条路径，磁芯和空气(包括线圈)，这个跟μ有关，跟几何尺寸亦有关，
低μ和Np/Ns距离拉远，估计耦合是较差的。
不知"功率损失特大"，可否提供数据。

最近几次用高磁通铁氧体及铁基非晶环做的试验未做详细的记录，
但过去用普通EE铁氧体磁芯做过的测试数据可能还在，找到后一定上传！
而最近对[磁路磁阻]的一些测试中发现一个[匪夷所思]的现象，与[铜箔垫气隙]
有一定的关联，待整理好了就上传。

EE85B（中柱26.5mm*26.5mm）2付叠加，骨架定制，Np在中柱绕20匝，0.05mm左右气隙时，Lp=2.8mH，两个Ns在两边侧柱。
各绕5匝后再并联，Np用0.80mm漆包线 15根并联绕制，2个Ns每边用0.18mm漆包线 880根各绕5匝。
当EE85B 用R3KB的材质时，电桥仪测得[短副测原]的Lk达139uH！ 无论原边用多大的功率管与占空比（正激占空比49%），
副边任凭调整负载阻抗大小，可获得的最大功率不足600W。两付EE85B才出600W不到？Np与Ns之间的“磁路损耗”是否可称“特大”，呵呵...
同样磁芯与材质，如Np/Ns都位于中柱，则最大传输功率不小于30KW（非实用值）。

输出600W，那输入是多少呢？输出入电压电流呢？

这是原始记录截图，AC输入电流中有0.35A是风扇所消耗，另约0.15A为控制
电路消耗。普通桥整后4800uF/450V滤波电容，无PFC。DC/DC效率未测。

只知道等效变比是8:1，Lk比较大，占空比损失外，看不到有很严重的问题。

[变比是8:1]到是一直未引起我的注意
我现在回过头去思考，Lk导致的[占空比损失]是重要原因之一；
从低频50Hz的n型矽钢片铁芯在Np离开Ns可正常工作来看，猜测[磁路磁阻]也有一定的影响。

嗯，我觉着是不能把电路和磁路混在一起的！磁芯磁阻Rm是磁芯固有的性质，与电路有无无关！
但是Lm=N^2/Rm不好理解！

Lm = N^2*μ*Ae/le，而Rm=le/(μ*Ae)。

坐下来听讲。

实验表明副边加重载时（纯阻性），铁芯1、2、3处的磁通是递减的，如1、2、3处的位置有相等的绕组，则输出电压平均值是递减的，而波形以前沿切削量递增。

好难搞懂。

似懂非懂

分析这个变压器的工作大概是蛮有意思的。
我想是不是可以分别分析分析变压器初级和次级产生的磁势和磁通的方向与大小？
初级和次级的电压方向相同，电流方向相反，这意味着什么呢？

你是想说正激或桥式时的Np/Ns磁通相互抵消？

说实话，我也没完全想H明白。
似乎H的方向是相反的。

这个是自然规律，毫无疑问，正的磁通必须要有负的磁通去抵消，否则磁芯会饱和。

好帖 先占位学习

这个基本是有点难，占座听课

占个位置听课

顶

变压器方面的一直都不是很懂..占座听讲..

请版主继续

看见这个帖子就在想，磁路磁阻有可能反应在变压器的模型中吗？
我的结论是：不能。
但要描述清楚，还真不是一件容易的事情。

欢迎楼上的高手来一起参与讨论

如果我想到了该怎么说，我就直接说了。
就是说不好，所以才发了那么一个帖子。

严重关注

关注中

找个桌位

关注ing

我也是来学习的

要问到去研究磁芯的磁路磁阻损耗有啥实际意义时：
目前的回答是1. 与单个超大功率的变压器设计相关；2. 对铜箔垫气隙的特殊应用实例做分析。

不太常见的超高EE型多槽大功率变压器结构示意图。如不是采用高导磁率的普通
铁氧体材质做铁芯，则Np/Ns槽格距离就不能离开太远，否则不利[功率传输]。

今年春节前，有幸在市场里见到一个用铜箔垫气隙的特殊变压器，当时真是
百思不得其解！这不是“自寻短见（路）”是什么？ 解剖推测是个反激或RCC变压器。

期待晶禅讲解。。。。。。第一次看到。

其实我也是在探求个中原因的过程之中...
目前的理解是：1. 可能对EMI有利；2. 在反激高压电源中到见过几个实例，据说能防止
气隙处“打火”，但普通反激（假设是反激）的确极少见。3. 铜箔只垫在侧柱上（如垫
在中柱上就无法解释了），猜测是否与抑制振铃有关。
目前较忙，否则很想实际测试一下，看个究竟。
但[铜箔气隙]我的理解是可以等效为[绕组短路]。在一次全桥DC/DC试验时遇到过副边
短路3匝时，输入电流不升反而突降的怪事，猜测这个[怪事]可能与[铜箔气隙]在原理上
有一定相通的地方。

觉得[铜箔气隙]不等于[绕组短路]，好像它不构成磁链，但铜箔上涡流产生的反磁场，会影响磁通的大小和分布，又铜箔有涡流损耗，看厚薄尺寸，可大可小，既然有损耗，是不是可以等效成一个绕组负载，甚至是个短路？抑或等效成一个磁损耗？

防止气隙处“打火”的机理，大胆猜想是线组和磁芯间有寄生电容，两半的磁芯同时感应了不同的高压，两电压之差在气隙处便会打火，如果两半磁芯是电气连续的话，比如用非磁性导体填充了部分气隙，使其通电，问题便解决了。

是的！
但 greendot 老师前面说的“觉得[铜箔气隙]不等于[绕组短路]”...后面又说“甚至是个短路”
greendot 老师的观点是否也在“犹豫未决”之中？呵呵。

呵呵，我认为是等效一个磁损电阻。

是的是的。
但如反应到电路模型中，是否能等效为与绕组并联的一个[纯电阻]，铜箔面积越大越厚，等效的阻值就越小？还是不一定就是[纯阻性]的？

忽略漏感，磁损电阻和线组负载在T模型中是并联关系，但两者不能互相等效。
相同的驱动条件下，大致铜箔面积越大越厚，涡流损耗就越高，即等效阻值就越小 ，
磁损电阻代表功耗，一定是[纯阻性]的，但铜箔除功耗外，还有inductive effect，这个真不知道如果加进模型内。

说到 inductive effect，真好回过头来再说说[绕组短路]的等效损耗问题，我
猜想[绕组短路]与[铜箔气隙]的不同之处是[绕组短路]可能还隐含一定的[感性成份]...
相关实测的实验电路、输入输出U/I数据、波形图等抽时间整理好了就发上来。

问题是边柱气隙垫的铜箔和绕组之间漏感肯定小不了。

为什么这样说呢。

再细想之下，觉得应该等效一个负载电阻才对，这个电阻不是个定值，而是和频率波形有关的。

是的！
所以又猜测外侧气隙垫铜箔对高频尖刺波形有一定的吸收阻尼作用，减轻空间辐射。
而对Np/Ns的耦合又基本无影响。

高频尖刺波形是指哪里的？

我的本意主要是指变化周期很快的[各种振铃尖刺波]。
但细想之后，Np或Ns绕组上的[振铃]，是否磁芯上一定也会存在相应的交变磁通...
被 greendot 老师问得...一下子找不着北了。

磁芯里有相应脚边磁通？
这可不一定，具体问题具体分析。大多数正激（含桥式拓扑）是漏感引起的，只有部分磁芯里有脚边磁通。

所以一下子说不出个所以然了，呵呵...
现实里有很多东西单凭推理有时候会出偏差的。

最好能总结出一个完整的实际变压器模型，包含各种寄生参数。
比如初级次级的寄生电阻，漏感。还有各种电容。

变压器模型，普通的，两个绕组的，到处都可以找到，兄弟好像另有所指？

Greendot老师的提法；突然让我联想到单相电机的裂相。
适当的滞后能改变磁路特性。

许老师的意思是铜箔的加入，其效应有如 Split phase 的 Starting winding?

高压变压器里磁芯打火；感觉主要是绝缘材料介电常数和直流泄漏电阻不一样；导致电荷积累引起的。
这种电荷积累需要交变电场的作用，频率越高效应越大。局部短路铜片貌似可以抑制磁路中；磁感应强度的变化率。这样；感应电压的高次谐波分量就会减少。

局部铜箔短路；导致局部高次谐波磁感应分量移相。和未发生移相的磁感应量合成后，抑制了磁路中；磁感应强度的变化率。

强悍

向大师们学习

来说一组实测数据，电路如图所示，变压器可参考11楼的模型，Np/Ns为15匝/3匝，Np与Ns相距较远，Fs：100KHz。
Ns空载时，4个MOS管的DC输入为33.2V 0.02A，空载耗电0.664W；
Ns接3.4欧/10W时，4个MOS管的DC输入为31.3V 0.24A，耗电7.512W；
Ns接1.7欧/20W时，4个MOS管的DC输入为30.4V 0.34A，耗电10.336W；
Ns接1.1欧/20W时，4个MOS管的DC输入为30.3V 0.35A，耗电10.605W；
Ns接0欧（短路）时，4个MOS管的DC输入为33.1V 0.04A，耗电1.324W，
为什么Ns 3匝短路后，4个MOS管的DC输入功率不升，反而突降！？

我在设计一个48W电源时作过一个关于变压器损耗的试验，实验结果的计算值相符。但需要在不同功率等级的变压器中实验，实验完成后再来讨论。
现在在此先听课。。

续65楼：
在同一磁环中，在近Np处3匝(空载)波形见蓝波；近Ns（接1.1欧时）处3匝波形见红波。

这个问题很容易理解。
整个电路可以等效为一个AC电压源，供电给一个阻抗Z=R+jX，
R是副边负载折算到原边的电阻，X是漏感感抗和串联电容容抗之和(估计Xc很小，可以忽略)
简单的问题 : 如果R=0，还会有功耗吗?

看11楼的模型，漏感应该比较大，当R<<X，R只有小部分的分压，功耗自然就很低。
功耗P=Vs^2*Re(1/Z)，当R=X时，P最大。R越远离X(两方向皆然)，P越小。

谢谢 greendot 老师解析！
对后半部分[看11楼的模型，漏感应该比较大，当R<<X，R只有小部分的分压，功耗
自然就很低。功耗P=Vs^2*Re(1/Z)，当R=X时，P最大。R越远离X(两方向皆然)，P
越小。].....能理解并无异义。
对前半部分[整个电路可以等效为一个AC电压源，供电给一个阻抗Z=R+jX，R是副边
负载折算到原边的电阻，X是漏感感抗和串联电容容抗之和(估计Xc很小，可以忽略)
简单的问题 : 如果R=0，还会有功耗吗?].....能部分理解，但也有未明白之处，且看
3匝短路后的Np与Ns附近的3匝开路波形：

为何3匝短路后，这死区时间里的“波动”不见了，而成了“平顶方波”

原本1.1uS左右的死区“扭动”在3匝短路后也“突然”不见了，而变为了“纯正的”平顶方波.....

那个3匝的第三绕组N3，应该是耦合了励磁磁通和部分负载磁通的矢量和，
V3=N3*dφ/dt ，于是V3的波形如67楼所示，
Ns短路后，励磁电感被短路，只有漏感磁通存在，所以N3感应了个方波电压。
这是个很粗略的分析，不知对否？

在Ns 3匝负载电阻越小（接近零）时，3匝附近的电压越像方波。
猜想短路3匝是否有“箝住”磁通的作用...当然也有损耗。仅仅是猜想.....

来个简单的等效电路图



当Rs=0，Lm被Lk2短路，可以忽略，于是A点分压是个方波，V3亦然。
这个模型可能太过简单，不能完全解答所有问题呢。

最起码这个图的[架构]是能大致附合实际[情况]的，我猜测也许还能再加上几个串联或
并联的电阻。
为了搞清础“死区”波动“消失”的原因，又实测了另一种Np与Ns附近3匝电压波都接
近“方波”的情况---就是Ns空载时：

虽波形存在“尖刺”，但毫无1.1uS的“扭动”踪影.....并且Np附近3匝与Ns附近3匝的电
压波形是重合的（红色蓝色波重合）。
为何Ns在短路与空载时，会是“纯正的方波”？

跟两位老师学习

1。76楼图，如果电压源是纯方波的话，不难理解，当Ns是空载或短路时，A点是两个电感的分压（Lk1+Lm 或 Lk1+Lk2)，是个方波，所以N3上亦是方波。
2。实际的线路有死区， 死区时间内，电压源要以MOSFET的Coss和体二极管D代替。
2.1。Ns空载。流动的电流比较小，死区时间内Coss电压上升缓慢，变压器初级两端电压Vp变化很小，情形就像MOSFET仍然开通一样，直到对角的一对开通，Vp翻转，下半周开始，过程是这样时，死区就隐没了， “纯方波”了。
2.2。Ns短路。这时电流很大，死区内Coss电压上升很快，对角的一对体二极管马上续流，MOSFET未开通，Vp已然翻转，着这样死区又隐没了，又“纯方波”了。
以上纯属推测。

1~2.1 greendot 老师分析得很有道理！受益良多！
2.2的分析虽无异义，但隐约觉得好象还少了些什么东西似的...还在猜想与推测中.....

从对72楼的波形分析出发，因无“相移变化”，只有“幅度”变化，所以觉得[3匝短路的等效电路]中含有某些有接近“纯阻”特性的部分。

到是3匝未短路而接低阻值阻性负载时，红线（近Ns）与蓝线（近Np）
波形前沿不重合，好象有一定幅度与相位上的滞后（不知能不能算相位滞后？）。

是的，N3p(近P的3匝)和N3s(近S的3匝) 上的检测波形，还有一些问题是有待解答的。
复活节后再讨论。

周日得空实验了一下铜箔气隙。
先看铜箔气隙对原边电感量Lp的影响：
变压器为EER28-28 宽电压（AC100V~AC280V）RCC变压器，Lp 最内层 0.25mm线Z型绕150匝，
三柱同垫气隙约0.20mm~0.25mm，其余参数略。
用1KHz频率测试，0.2mm空气气隙时Lp=4.062mH
0.59mm铜线单侧柱气隙处外周形成短路时Lp=3.991mH
0.1mm铜箔单侧柱插入气隙Lp=4.0163mH
0.05mm铜箔单侧柱插入气隙Lp=4.0538mH
用40KHz频率测试，0.2mm空气气隙时Lp=4.100mH
0.59mm铜线单侧柱气隙处外周形成短路时Lp=3.290mH
0.1mm铜箔单侧柱插入气隙Lp=3.277mH
0.05mm铜箔单侧柱插入气隙Lp=3.362mH
重复几次，数据变化规律未变，可见附合铜箔越厚，损耗越大的原则。

兄弟好敬业啊，周日还去工作

但反应到电路的实际工作效率上，就不好理解了！
带载约12W时测试，最高效是空气气隙，这不难理解。
但单侧单层0.05mm铜箔插入气隙时或单侧柱外周0.59mm 1匝短路时，对效率影响最大！
2层0.05mm铜箔或3层0.05mm插入气隙时，效率却比1层0.05mm铜箔气隙有所提高，
将0.59mm铜线改为宽10mm厚0.1mm铜箔做侧柱短路环时，效率也是不降反升的！
与空气气隙比，插入铜箔后RCC的频率提高不少，以上无论AC110V还是AC240V供电皆如此。

效率是整机的，包括变压器的和开关管等，
RCC的频率和Lp有关，插入铜箔后，变压器损耗改变，Lp改变，频率改变，也改变了开关管等的损耗。

greendot 老师从[全局整体]上去分析看待问题的思维方法令人佩服！
对于铜箔气隙对漏感的影响，经实验表明，在双侧柱都插入0.1mm铜箔时，
对有气隙的小功率反激变压器来说，短路副边测原边的感量，结果有无铜箔
的漏感变化微乎其微：为206.88uH与206.35uH，变压器为EER28-28 Np 150T Ns 12T 0.2mm气隙。

插入铜箔的话，我觉得相当于把gap的磁阻减小，磁阻减小后相当于磁芯的等效磁导率增加，那么同样的匝数的电感量就变大了，找这么说或许用铜箔是为了增大磁导率，减小匝数吧，猜测一下

受用不少谢谢

那位大师把它做个总结？

顶顶

顶顶