|
|
| | xkw1cn- 积分:131400
- |
- 主题:37517
- |
- 帖子:55626
积分:131400 版主 | | | |
|
|
| | YTDFWANGWEI- 积分:109874
- |
- 主题:142
- |
- 帖子:45925
积分:109874 版主 | | | |
|
|
|
| | | | | 正有这个方面的疑问
IC的控制地到底是跟峰值电流采样电阻的地相连好呢,还是跟初级大电容的地相连好?
我一般都是跟初级大电容的地连接,我认为这样不容易引入干扰
但有些书上说跟峰值电流采样电阻的地连接更好,也没说出原因。
期待楼主解惑! |
|
|
|
|
|
| | | | |
我们先看两图的区别:
图一取之某知名公司的应用资料
图二取之某知名电源公司应用实例
|
|
|
|
| | | | | | | | | 第一个图是借用,第二个图是不同的,只是把不同的部分改了一下,要注意一下区别。 |
|
|
|
| | | | | | | 看到楼主的这两个图感觉很亲切,因为以前就是这样干的。但是跟Cout还有并另外一颗高频交流电容,这个电容跟主开关管、主二极管构成的环路非常小。并且如果是多层板设计,其实主开关管的S极、与Cout就是直接打到地盘的。 |
|
|
|
|
|
| | | | | | | 我支持第二个图的布板,认为它更科学,因为一般PFC里面采样信号幅值不是很大(除非不管效率和损耗),很容易受干扰,图1的问题是Rsense的取样路径过长,环路过大,很容易引进干扰,而第二个图就不存在这个问题,而电压采样是个相对低频的信号,地线的干扰加个滤波就可以了。所以图二是合理的,图1不合理,甚至会引起问题。 |
|
|
|
| | | | | | | | | | | 这也是一个方面,主要视两个点之间的距离而定,可以如上二图,也可以如你所示。
再补充一点一下,当第一次布板时不确定哪个更优,可以试从Rsense拉到地再加图二接到地,在不同布板时会有些区别,有时为了更好的兼顾,会在图二的基础上从Rsense拉一条地到芯片,但这条线会用一个跳线来代替,在调试时按情况取舍。其后的版本就明了这块板在哪个点取点更好。 |
|
|
| | | | | | | | | | | | | 其实有简单原则
第一:把任何电路简单地划分为强电和弱电两部分,两个地
第二,布置强电,强电布置中就一个原则,大电流接地走线尽量短,本案中就是输出地、Cout、MOS、Rsense的这几个接地点的距离。强电布置有时候不能保证0距离接地,只要有长度,都应该假设有分布RL存在,即可能最大的干扰源。
第三,找出强电、弱电的对地参考公共信号,本案中有电流采样Rsense、MOS驱动电压基准、电压采样R2、辅助电源地共4处。
第四、在这些地方找出大电流环节,本案中就是Rsense与MOS的公共接地点。处理这些接地点。本案中应该力求这两个接地点尽量短,并且在他们接在一起前不要与其他接地点连接。
第五,把强电地和弱电地在这一点联在一起,OK
根据以上原则,本案最合理布置的关键是:Rsense与MOS的公共接地点要尽量短(而不是弱电地靠近谁的问题),弱电地在这一点与强电地连接,在这3个地(Rsense、MOS、弱电)连接范围内不能接入其他接地点,
只要这样接了,其他强电接地点随意一点也无关紧要了,比如Cout怎么接,影响不大了。
按这个原则,如果像11楼那样接个电容到这个接地点,只能增加有意外的麻烦.
这个原则就是:在弱点与强电的公共接地点,除了不可避免的电流连接外,尽量不要引进其他大电流进来。
图一的错误是没有找准这个点,图2的错误是没有把R2、辅助电源地接地点划归弱电。 |
|
|
| | | | | | | | | | | | | | | 原则就向书上写的一大堆,但实际布板的时候由于受其他因素限制是没有办法跟随那些原则的,在这两个图中,图2是比较合理的,也是实际可行的。 |
|
|
| | | | | | | | | | | | | | | | | 没错,图2是比较合理的,如果把R2、辅助电源地接地点挪到GND,就更加合理了,现在图2的接地位置,很可能由于输出地、Cout的原因在联线上产生对GND的几十V脉冲电压 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | 图1也可能是另外一个实用图例,估计PFC的实用图例有上千吧,因此都没有问题, 讨论什么呢? |
|
|
| | | | | | | | | | | | | | | | | | | 辅助电源地接地点挪到GND没问题,但我相信不会有人把R2接到GND的,Csense会解决所有的问题。另外几十V脉冲电压有点夸张吧,除非布线非常差而开关速度又极快,电流又非常大。
有时候用示波器测量到的电压尖峰是骗人的,因为测量时被测量部分、示波器地线和探头组成环路,而示波器输入阻抗又很高,测量部分附近的磁场又很强,这时就会看到很高的尖峰,但这个尖峰是假的。 |
|
|
| | | | | | | | | | | | | | | | | | | | | 几十V脉冲电压是有点夸张,只有这样吓自己,才能谨慎布线,呵呵。如果输出瞬间短路,就不一定是夸张了!再如果R2没接到GND,其检测端口刚好是个MOS的IC检测口,这个IC多半保不住了。 |
|
|
| | | | | | | | | | | xkw1cn- 积分:131400
- |
- 主题:37517
- |
- 帖子:55626
积分:131400 版主 | | | | | | | | | | | | |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 我是做数字电源的,一般R2直接与AD口连接,就近接数字地,而不管R1来自多么遥远的地方。我认为这样接采样信号干净得多,端口安全得多。数字端口一般也有保护,但是我一般不把这个作为设计因素。或许模拟控制IC有所不同吧,尽管如此,明知道有这个问题,而且有办法克服,为什么非要把它接到一个有可能出问题的地方呢? |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 原来是这样。
其实R2直接接到GND是不能真正反应输出的电压的,所以实际的电源R2都是接到靠近输出端的。实际上有Cvsense的存在,对于采样或实际控制来说,地线上的脉冲干扰相当于经过了R2,Cvsense的RC滤波,幅值已经可以不考虑了,也很干净,端口也很安全,也不会造成干扰。 |
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | “把输出地从GND附近引出来”的意思是输出地跟GDN要连起来的意思是吧?
我之前有块板,输出电压采样 的地(相当于此图R2的地),接GND在低温下采样误差很小,接输出的地误差有好几V,常温下误差不大。
当然这块板输出地跟GND也是是有单独有根线连起来的。
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 接地问题在实际应用中需要根据自己的经验来确定连接方式,有时候为了区分功率地与信号地,可以在两者之间增加0欧电阻或跳线来实现区分。 |
|
|
| | | | | | | | | | | | | | | | | 有时候因为地的回路问题导致整机不能实现功能,这个地的问题还是很重要的。 |
|
|
| | | | | | | | | | | 支持“comandos”这个图!
这个图我以前应用非常多,根本上解决了电流检测信号的干扰问题。 |
|
|
|
|
|
| | | | | | | | | | | 我想问下,为什么输出地都从RESENSE跟MOS的连接处输出了,这样做的好处是?
|
|
|
| | | | | | | | | 支持。
MOS S到SENCE电阻的走线越短,寄生电感越小,MOS关断时,走线电流突然消失,引起的感应电动势更小,干扰就更小。 |
|
|
| | | | | | | 如果不考虑实际画PCB的走线因素,图一的接地方式应该是合理的。图二当MOS地与Cout之间阻抗到一定程度应该是会引起干扰的。 |
|
|
|
|
|
| | | | | | | 如CMG所说,第三图如果取样点较远时会和图二有很大不同,有时设计板时放心不下实际工作的结果就要做兼容性考虑,即图二图三都考虑,用跳线来选择。 |
|
|
|
|
|
| | | | | | | | | 前几天刚发现的问题就是接Rsence地,带大电流启动不了,小电流正常启动,然后从小电流再到大电流依旧工作正常。请大家帮忙分析下。我把驱动IC的地接输入地的时候,大电流正常启动。干扰有那么大吗?我该怎么测试这个干扰的大小呢? |
|
|
|
|
|
| | | | | | | | | | | | | | | 测试看到启动的时候,驱动IC的基准有跌落。然后就启动不了,好像不是预充电,电路也有软启动的。 |
|
|
| | | | | | | | | | | 大家只能说一些原则,至于具体到板子那需要分析测试。不在现场是很难分析的。 |
|
|
| | | | | | | | | | | | | 那么想问下cmg大师,你感觉这样大的影响可能吗,我们的铜厚确实挺薄,才70um。存在的问题可以复现。 |
|
|
|
| | | | | | | 在布线时,尽量避免功率地的地电流回流路径流经信号地,信号地也不能流过功率地,而且功率地走线尽量短且不能与信号地平行走线,不要靠得太近,否则也会藕合过来的 |
|
|
|
|
|
|
|
| | | | | | | | | 呵,刚布了一版平行走线很近的,吃亏了。得重新改版。 |
|
|
|
|
|
| | | | | | | 我想问一下,针对CRM的这种IC 如L6562 那么地线的走法应该怎样呢? 应该注意一些什么呢?和大家上面讨论的有什么区别 |
|
|
|
| | | | | | | | | | | PCB是受控文件,工程师手上没有的.只能看,电脑只能拷贝东西进来,其他的什么事情都做不了.
不知道大家是怎样认为的,请大家说一下怎样走线才合理! |
|
|
|
|
|
|
| | | | | | | | | 我想问一下,针对CRM的这种IC 如L6562 那么地线的走法应该怎样呢? 应该注意一些什么呢?和大家上面讨论的有什么区别 |
|
|
| | | | | | | | | | | 我想确认一下, 给PFC IC供电的辅助电源地是接到PFC电容负极吗? |
|
|
| | | | | | | | | | | | | 个人认为首先要接到IC的地上,再接到PFC的公共接地点上 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 之前没有仔细看过这方面的知识,现在吃亏了,板子要重新画,艰难的电源之路啊。 |
|
|
|
|
|
|
|
|
|
| | | | | | | 精读了5遍,前后也看了其它多篇文章,醍醐灌顶,赞! |
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 电势参考点位置,检测部分不串入,等效电感干扰,强电弱电分开,学习了额
|
|
|
|