|
|  |  | | | | | 多年前看过，翻译成中文并且写成PPT的形式应该费了不少功夫，庄主辛苦了 |
|
|
| |  |  | | | | | | 是比较花时间，不过整理的过程对我来说也是一个再学习的过程，跟大家分享一下，自己有时候查阅起来也方便。
|
|
|
|
| | | | | | | MOSFET的开关损耗很不好计算，一般情况下凭经验，加测试 |
|
|
|
|
|
|
| | | | | | | 翻译成中文并且写成PPT的形式应该费了不少功夫，庄主辛苦了! |
|
|
|
| | | | | | | 感谢庄主的无私奉献，文章先收藏了，后续再向庄主请教！ |
|
|
| | | | | | | 庄主您好，文末提到的附录A-E和F何从查找？怎么未找到？
|
|
|
| | | | | 再谈几句电源中MOSFET损耗及至反向恢复等。
瞎搞电源多年，还没遇到一个敢说能把这个算清楚，且在实际应用中算的。
特别是开关损耗，只谈器件本身，大大小小总有十几个寄生参数，令人痛苦的是，这些参数有些相互耦合，且多是非线性的，而且好多与应用工作条件有关，麻烦之所在。
常在坛子里看有些兄弟说管子热得不行了，这只是开始，做些要求不高的电源不烧也就算了，如果设计要求高的电源，等到调试时出现这些问题，这个项目基本就废了。项目不废，老板也会把人废了。
怎么办？只好前期理论设计多用功，用mathcad多算算。
怎么算？这就要多读些文章，练练内功了。 |
|
|
|
| | | | | | | 开关损耗确实比较棘手，很多资料给出了不同的计算方法，期待楼主详细的讲解。 |
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 这个一般也就算个数量级了，真要细究那就太难了= = |
|
|
|
|
|
|
| | | | | | | 好贴，对于我这菜鸟来说，mosfet的开关损耗计算好像很难算，特别是pfc电路，电流在每个开关周期里面又不同。大师，对于频率不高的电源，开关损耗是不是不用考虑？ |
|
|
|
|
| | | | | | | 我在想，实际电源网是不是每年也可以整个 开关电源 的论坛精华贴的一个合集，当然先征求下作者的意见，毕竟书本上看还是比较舒服的。然后每隔一年就升级一下版本，把近一年的新的精华贴内容加进去。
看到最近论坛异常活跃，文艺复兴？实在可喜可贺。 |
|
|
| | | | YTDFWANGWEI- 积分：109874
- |
- 主题：142
- |
- 帖子：45925
积分:109874 版主 | | | | | |
|
|
|
|
|
|
|
| | | | | IEEE - Analytical Loss Model of Power MOSFET
此文发表于2006年的IEEE电力电子杂志，来自于CPES，基本上被近年来每一篇谈及MOSFET 损耗的文章所引用，至少我是这么发现的，而且在我们自己所用的用于计算损耗的mathcad文件中也借鉴了其中的一些主要思路。
此文提供了一种精确的解析模型来计算MOSFET的功率损耗，包括了器件上的寄生电容,寄生电感,比如牵涉到功率级和驱动环路的源极电感，而且寄生电容，漏极电感等的非性线在电路中被考虑.另外,开关电源中经常看到的振铃(ringing)也被考虑，而在传统的LOSS模型中这一点被忽略。且在文中,振铃损耗基于一个清晰的物理方法被分析。基于这个模型,电路功耗能够被较准确地预测.
庄主认为本文给出了传统简化计算方法所忽略或简化的寄生参数考量，而且其提出的解析方法只要花点时间就能自己用起来。至少，在开关损耗这一块，我们距真理更近了一步。
Analytical Loss Model of Power MOSFET.pdf
IEEE_Analytical Loss Model of Power MOSFET_中文PPT.pdf |
|
|
|
|
| | | | | | | | | 疑问1，应该是写错了，你的理解是对的。
疑问2，也是写错了，分母的TG后面应该一个是+，一个是-，此处即所谓的一元二次方程中的b^2-4ac>0时有2个实根，【-b +/- sqrt(b*2-4ac)】/2a.
|
|
|
| | | | | | | 庄主的这个贴子太好了，读了很多遍，但是小生悟性太差了，看论文感觉跟喝白开水样没有抓住重点，谢谢庄主的翻译和提取重点，但我觉得这个帖子还有一点遗憾，就是庄主没有给出一个具体的例子尤其工程上的实例，我们很多没有工程经验的人非常期待一个实例的出现，因为看论文感觉每个人都说的有理都不知道该用哪个模型了，求庄主指点。 |
|
|
|
| | | | | | | 我也想请教一下：
1. 第三页 Turn on period 的解析，很多时间常数都与非线性的Cgd, Coss有关，而Cgd(Vds)和Coss(Vds)中的变量Vds又是时间的函数，他是如何将这些代到解析出的Vds(t)和Id(t)中,从而可以计算Vds(t)和Id(t)中的呢？
2. 第二页中，在建模Cgd时，有一个参数Qgs(total)_5V, 这是个什么参数？如何从器件的datasheet中读到？
|
|
|
| | | | | 可以搭建一个小平台，比如双脉冲测试平台，用示波器积分功能测试器件的开关损耗；
对每一家的器件逐一测试对比，简单高效。 |
|
|
|
|
|
|
| | | | | 此贴必火，庄主这个翻译加上注解对大家学习帮助不小，支持！
|
|
|
| | | | | 一直没见过庄主本人，仰慕之至啊，有一回去深圳infineon拜访，见过那边的一个FAE，据说就是论坛里的斜阳古道，就是没见过庄主本人，有一回问我的一个朋友梁James（小国），他说在台达的时候，你就是文艺青年，经常在报纸上发表文章，^_^。 |
|
|
|
| | | | | | | 呵呵，如果在上海的话有机会整几杯，快的话还能赶上看场球。 |
|
|
| | | | | | | | | 哈哈，我也没见过胡庄主，那篇介绍电源经历的文章确实文笔不错，下次去上海打扰一下。 |
|
|
| | | | | | | | | | | 一直无缘见到CMG老师请教一番，再来上海时请一定猛打扰我。 |
|
|
| | | | | | | | | | | | | 哈哈，那我就不客气了，梁总给了我电话，也去过你们单位几次，但始终没敢打扰庄主 |
|
|
| | | | | | | | | | | 我也觉得那篇 八年的奋斗与思考写得特别好，我都看好几遍了 |
|
|
|
|
|
|
| | | | | 两篇文章基本上90%的内容相同，部分有别的地方后面会介绍。
文章回顾了同步整流电压调整器(VRs)的开关损耗机制，然后介绍了一个新的简单而准确的分析开关损耗的模型，这个模型包括了共源极，及开关寄生电感对损耗的影响。用这个模型号称能以简单的方程来计算上升及下降时间，分段线性近似上管电压和电流波形，以进行快速及准确的开关损耗计算。最后用一个仿真程序（SPICE仿真）用来例证工作于1-MHz同步Buck VR的电源源驱动器的准确性，12Vin, 1.3Vout。
不过一般情况下我对示例不感兴趣，因为没有源文件印证，结果显示的总是好的。
此文首先引用了我前面发过的TI seminar的那篇经典之作，基于分段线性模型的，
Design and application guide for high speed MOSFET gate drive circuits ，用这个模型可以简单而快速地评估开关损耗，但是，缺陷是忽略了由于寄生电感导致的开关损耗。这个模型预测开通/关断损耗差不多近似。然而，在实际的高频转换器工作中极其不实用，因为由于寄生电感的存在，关断损耗往往比开通损耗大很多。
要想得到合适的开关损耗模型，需详细理解MOS门级电容，共源电感，及其它寄生电感的影响，以及负载电流的大小。这些可以通过仿真和实验，及仔细分析波形来获得。 |
|
|
| | | | | 文章首先谈寄生电感和负载电流的影响。
 
图1显示了一个同步BUCK 转换器。众所周知，Vin, Iout,及上管(HS)的gd电荷影响着上管的开关损耗。另外，器件封装电感和PWB走线也影响其损耗。另外需注意的是同步整流(SR)开关损耗则差不多为0.
图1包括了HS和SR的Gate, Drain寄生电感，可以假定它们的Source电感Ls1,Ls2对各自的驱动信号来说是共同(common)的，其它非共同的S级电感则可以集总到Drain极电感，Ld1,Ld2. 对高频VR来说，这些电感会严重影响他们的开关行为。
在开关过程中，HS工作于饱和(线性)模式，象一个受控（dependent)电流源，电流流过，两端有压差。在开通关断过程中，Vgs1被由穿过共源电感 的电压V_Ls1等形成的反馈机制来hold在平台电压Vp1，忽略MOS的门级内部阻抗，则可得
图2显示了针对12Vin, 30A Iout,8V 驱动电压，Freq=1MHz的buck VR的仿真波形。上面的曲线是上管电流Ids1及实际的DS电压Vds1.
中间曲线是实际的Vgs1和实测到的V’gs1(=Vgs1+V_Ls1)波形 ，用来说明在实验室实测到的V’gs1提供了不准确的开关时间。下面曲线显示了MOS的功耗,P_M1(Vds1*Ids1).半导体制造商一般会提供常见封装的寄生电感值，范围从250pH—1nH,取决于封装形式。本仿真中的4个电感都设为500nH.
如图示，开通时，上管电流增加，在标识的方向上V_Ls1为正，Vcc减去这个电压则为MOS的门级电压，使得Vgs1=Vp1,当MOS工作于饱和模式时.同时，4个寄生电感则体现出对电流变化的阻碍作用，实质上减少了开通损耗，起到差不多ZCS开通的效果。在这个转换过程中，上升时间Tr取决于门极驱动器对MOS门极电容的充电能力(Ciss从Vth到Vp1, Cgd到Vin),定义为从Vds1下降到0的时间。
然后，假定这个时间独立于Ids1上升到最终值（=buck 电感电流）的时间，则在Tr后，Ids1还是会小于buck电感电流。
在关断时候，上管电流下降，V_Ls1在标识方向上为负，so低阻抗的源级电压（理想为0)减去这个电压施加于门级，使是当MOS在饱和模式下Vgs1=Vp1.在这个转换过程中，下降时间Tf定义为上管电流从等于buck电感电流下降到0的时间。这个时间取决于驱动器对门级电容放电的能力（Cgd从Vin, Ciss从Vp1到Vth),以及4个寄生电感，寄生电感通过限制Dids/Dt，延长了从Ids1下降到0的时间。
如前段所提，MOS及线路寄生电感对开通，关断产生完全不同的影响。在开通过程，电感阻碍电流变化(snubbing effect),降低于开通损耗。在关断时，电感因延长Tf而增加了关断损耗。另外，当负载电流变大时，Tf也会增加，所以关断损耗也会与输出电流的平方按比例增加（proportional to Io and Tf(Io)).作为对比，负载电流的变化对开通时间Tr基本上没有影响，因为，在真正的电路里，关断损耗总是远大于开通损耗，图2的曲线也验证了这一点。
另外，对图1，2来说重要的一点是，在实际电路中，表贴封装电感分布于MOS的内部。因此，用探头量测时，测到的只是上管的g1,s1’,d1’及下管的g2,s2’,d2’。然而，针对开关损耗的实际节点是量测不到的MOS内部的s1,d1.使用测出来的Vgs’稳定电压部分来得到开关损耗的时间是不正确的，既然 Ls1上的感应电压也被包括进去了。用探头观察Vgs1’,可能几乎看不到Tr,以及可能比真正关断时间小一半的Tf。真正的电路中无法测出实际的Vgs1波形，却清楚地显示出了在上升/下降时间的稳定部分。
为说明负载电流和共源电感（common source）的影响，减少Freq到200KHz，并且把MOS的共源处的连线割开并插入一根线来测试MOS电流。测试波形如图3，4所示，负载电流从0加到5A. 用这种方法，插入线的电感（大约20nH）比起封装的电感（1nH）会大很多，因此封装电感可以忽略不记，得以可以认为测出的Vgs1,Vds1是真实的。从测试波形看，Iout从0A增加到5A，Tr差不多没变（20nSà22nS），但是Tf增加非常明显，从48nSà96nS. 另外，保持电流5A不变，如图5所示，增加Ls1到30nH(使用更长的3-in线)， Tr从22nSà26nS，变化不大，但是Tf从96nSà160nS，增加明显。需注意的是图3-5，关断时候的Vds1上升显得陡峭，差不多成直角了，这是由于时间轴的关系，其实际中上升还是呈三角形的，如图6所示。
[/url]
[/url] |
|
|
|
| | | | | 继续昨天的整起，
基于理论分析和实验结果，可得到以下3个结论：
a)实际的同步Buck VR, 关断损耗远大于开通损耗，因为电路电感提供了current sunbbing 影响，降低或消除了开通损耗，但通过延长Tf而增大了关断损耗。
另外，电感纹波电流的特性导致在开通时降低了电流，在关断时增加了电流，会进一步减少开通损耗，而增加关断损耗。
b)Tr取决于电压下降到0的时间，与最终电流无关。另外，负载电流的大小对Tr也影响不大，共源电感对其影响也很小，因为当Ls1增加时，DIds/dT也下降了。
c)Tf取决于电流下降到0的时间。负载电流，共源电感，及其它电路寄生电感（i.e. Ld1,Ld2, Ls2）都会导致Tf的增加。
另外模型中会应用到MOS的寄生电容，下面1-3式中显示的是使用有效值的估计算式（附录1），利用Datasheet中定义的Vds1_spec, Crss1_spec, and Ciss1_spec。在附录2-4中，上管的Cds1电容被忽略，既然其对开关损耗的影响很小，却造成模型的复杂性增加许多。
|
|
|
|
|
|
| | | | | 开始进入关键时刻，接下介绍开通损耗的模型和计算公式：
图7显示了分段线性开通波形，包括Ids1, Vds1, Vgs1, M1, PM1。通过定义，Pon可以式4的简单积分式来推导出来，代表着一个开关周期内的平均功耗。
式4中功耗是Vin, Ion, fs,Tr的乘积。 开通电流是上管的Vds1=0时的Drain电流。准确预测Pon的两个关键参数是Ion, Tr。下面将介绍如何计算之。
Tr取决于门级驱动能力（对MOS的门级电容充电），也就是Vds1下降到0的时间。假定其独立于Ids1上升到最终值的时间。基于这个假设，Tr包括了两个时间段，T1r, T2r，下面将分别讨论。
1)上升时间T1r：对门级电容Cgs1,Cgd1充电。
上管T1r时间段的等效电路如图8示。Rr代表驱动回路的全部阻抗，i.e., Rr= Rhi + Rext + Rg , Rhi driver switch阻抗, Rext 是一些外部阻抗，Rg代表MOS的内部门级阻抗。
在T1r期间，当gate side of Cgd1 从Vth充电到Vpl_on时，Cgs1电容从Vth被充电到Vpl_on，the drain side of the Cgd1电容从Vin放电到V1r. 因此，Cgd1在T1r阶段的电压的改变为[(Vin − V1r) + (Vpl ON − Vth )]. 如式5，假定Iglr为均匀的门级充电电流。
Vpl ON代表开通时的平台电压，如式6， 此处ΔiLf代表输出电感纹波电流。既然开通时候的MOS峰值电流低于关断时候， 开通时的平台电压也会轻微地异于关断时刻。
T1r 期间的Vds1电压为式7，此处Lloop=Ls1+Ld1+Ls1+Ld2.
式7中的电流变化率在式8中定义，基于T1r期间GS电压波形分段线性的近似。
使用式8，可以得出中间值V1r.
图9a显示了T1r阶段的驱动等效电路，GS电压显示在图9b。在此时间段内，假定Vgs1是平台电压Vpl_on及门槛电压Vth的平均值。另外，在此模型中，Drain电流的斜率假定不变，因此，电压Vls1 = Ls1Δids/Δt 也不变，从而Ls1电感可以用理想电压源替代。
使用线性化的Vgs1波形，T1r期间平均门级电流可推导为式10.使用式5，9，10解T1r,得式11，此处Vgs1r = 0.5(Vpl_ON + Vth ),
 
|
|
|
|
| | | | | | | | | 如下：借助mathcad不会化简也不是事。
能够给一个周期内电压电流的波形通过几个参数描述出来。就无需分什么是损耗了，导通啊，还是交叉开关损耗啊，还是驱动啊，还是二极管方向恢复啊。不过描述起来很困难，特别一些震荡波形。分段起来描述会很多的。不过可以尽可能的近似去描述吧。
|
|
|
| | | | | | | | | | | 个人看法，这种计算分析只是尽可能接近真实的状况，
一来解决问题，开关损耗，特别是关断损耗，一直是整个电源的一大块，这一块误差太多，整个计算就没有太大意义。
二来通过此种计算分析学习一些理论和方法，会有用的。在电源设计上要有所收获，光有实践是不够的，光有理论也不行，一定要两者相结合，不破真理。 这也是一些大公司招人时为什么对文凭学位要求很严格的原因之一。 |
|
|
|
| | | | YTDFWANGWEI- 积分：109874
- |
- 主题：142
- |
- 帖子：45925
积分:109874 版主 | | | | | |
|
|
| | | | | 2) 上升时间T2r : 对上管的Cgd1进行充电
上管在T2r段的等效模型中如图10示。在T2r段，当Cgd1的Drain节点被Ig2r放电的时候，Cgd1电容的门级电压保持固定在Vpl_on，可推导T2r如式12.
T2r段的驱动器等效电路如图11a示，GS电压波形如图11b示。
由于假定Δids/Δt不变，Ls1可用一个理想的电压源来替代，在此假设下，门级电流中推导 为式13.
基于式9，12，13可解出T2r，如式14.
则完整 Tr为T1r,T2r之和，如式15所示。
根据上述公式，则可以求解出整个的开通时间。 |
|
|
|
| | | | | 又是一个周末，吃饭睡觉，看球踢球，但学习也得进行。
看看电磁场理论，理一理开通关断损耗，倒也充实..... 继续关断损耗。实际中关断损耗远大于开通损耗，所以也更为重要。
B. Turn-Off Switching Loss Model
图13显示了分段线性关断波形，包括Ids1, Vds1, Vgs1, M1, PM1。关断过程包括了2个部分：T1f,T2f.
通过定义，Pon可以式4的简单积分式来推导出来，代表着一个开关周期内的平均功耗。 在T1f,当Vgs1保持在Vpl_off, Miller电容Cgd1 放电，假定Ids1保持不变。
在理想电路中，要注意的是Ids1在T1f时段开始下降，然而，由于SR的电容Cgd2,Cds2放电，其电流斜率被限制。在这个时间段，Vds1从0增加到Vin。因此，从几何学来看，关断时间的损耗P1off可定义为式18.
在T2f阶段，Cgs1从Vpl_off放电到Vth, 于此同时，Cgd1的gate node也会从Vpl_off放电到Vth, Cgd1的drain node 从Vin充电到关断的峰值电压Vp.利用简单的积分表达式，关断损耗可表示为式19.
全部的关断损耗可表示为式20.
 
准确预测关断损耗的关键参数是上管关断电流Ioff, T1f,T2f, 峰值过冲电压Vds1, Vp. 关断电流等于负载电流Io加上一半的滤滤电感P-P纹波电流ΔiLf，如式21示。
关断的平台电压 Vpl_off如式22示， 它与Vpl_on有细微的差别，由于关断过程中更大的开关电流。 式20所示的方程是Tf的函数。
在Tf过程中，电流从Ioff下降到0，Vds1从0上升到Vp.其为驱动器对Cgd1,Ciss1放电能力的函数，但是另外，也是限制电流下降斜率的寄生电感的函数，因此，下降时间
1）T1f（上管门级电容Cgd1放电）：上管在T1f阶段的等效电路如图14示。既然Ids1在Ioff时保持不变（同样出现在图13）， Δids/Δt = 0,所以寄生电感可以忽略不考虑。变量T1f是电容Cgd1通过电流Ig1f放电所需的时间，可定义为式23.
T1f期间驱动器等效电路如图15a所示，其GS电压波形如图15b所示。在此期间，假定Vgs1保持 不变在Vpl_off. 基于此假设，可以容易地推导出门级电流，如式24示。此处Rf = Rlo + Rext + Rg，Vpl_off 如式22示。
基于式23，24，可推得T1f如式25.  
|
|
|
| | | | | 2）T2f（电流下降，上管门级电容Cgs1,Cgd1放电）：上管在T2f阶段的等效电路如图16示。在T2f期间，Cgs1被放电，从Vpl_off到Vth，此时Drain side of Cgd1电容电压从Vin上升到Vp, 在gate side of Cgd1则放电从Vpl_off到Vth.因此，在T2f期间Cgd1两端电压变化量为[(Vp − Vin) + (Vpl OFF − Vth )]，则T2f可定义为式26，此处ΔV gsf = Vpl OFF − Vth。 T2f期间DS电压可定义为式27，此处Lloop = Ls1 + Ld1 + Ls2 + Ld2。参考式8中的近似方法，可得峰值电压Vp为式28.
T2f期间 驱动器等效电路如图17a所示，GS电压如图17b.在此期间，假定Vgs1为平台电压Vpl_off和Vth的平均值。
如前所述，Ls1电感可用一个理想电压源来替代，此时dids/dt 被假定为常量gf sΔVgsf /T2f .
基于这些假设，T2f期间的平均门级电流，使用线性化的Vgs1，可推导如式29。用式26，28，29解T2f,可得式30，此处Vgs2f = 0.5(Vpl OFF + Vth )。Tf为T1f,T2f之和，如式31所示。整个的关断损耗可用式18-22，25，28，30，31来计算出来。
 
|
|
|
| | | | | | | 此文的精华基本上show完了，后面会有一些举例什么的，没太多要看的。
后面有时间会把这个整理成PPT，共享之。 |
|
|
|
|
|
|
| | | | | 看来大家对纯理论的东西不是太感兴趣，或者暂时还没感觉到兴趣。
不过没关系，在学习整理的过程中至少对自己有很大的感悟，顺便也就分享一下了。
今天分享一个AOS公司的关于开关损耗的AN，我整理成了PPT。
内容不是太深刻，不过基本的概念都有了，可能更易于用于实际。
AOS_理解功率MOSFET的开关损耗.pdf
|
|
|
| | | | | | | 只有自己经历了才会刻骨铭心.这种细微的研究不是每个人都会关注到.太深了. |
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | 我觉得就是国内人做技术的人的粗放性格所致，或者跟从小的教育有关吧，似乎可能觉得把精力放在那么细微的地方得不到应有的回报 |
|
|
| | | | | | | 重口味，计算太精细了，适合去组建仿真模型。普通工程运算还是简单点好 |
|
|
| | | | | 这个要顶一下，佩服！整理资料感觉很费时间，特别还整理的这么好的，实属不易!
庄主应该是管理人员了，居然还有着对技术细节的那份热枕，值得我们这些菜鸟深思。 |
|
|
|
| | | | | | | | | 只有真正爱上了，才能有那种动力，也就能体会到那种乐趣。这个应该是一种正反馈电路。 |
|
|
| | | | | | | | | | | 个个都是自激励震荡电路啊，好贴，能整这问题的人水平，只能说膜拜了。 |
|
|
|
| | | | | | | 首先像胡庄主祝贺！给大家展示一下奖杯吧！后腰？你的足坛偶像是？哈哈 |
|
|
|
|
|
|
| | | YTDFWANGWEI- 积分：109874
- |
- 主题：142
- |
- 帖子：45925
积分:109874 版主 | | | | 对于某个品牌来说，同一型号不同批次的管子，栅极电容一般相差多少比例算正常？ |
|
|
| | | | | | | | | 这个真不好说，受影响的因素太多了。而且规格书上显示的只是曲线，非线性的。
直观的感觉差个30%以内都算正常。 |
|
|
| | | | | Infineon - Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism
分析从某个开关状态开始：门级电压高电平，DS电压差不多为0，电流从S流向D极。
在1处，门级关断。此处可看到Vds 波形显示稍微为负，由于门级电容Cg放电造成。此放电过程在MOS的S极连接处产生一个具有高Di/Dt的电流峰值，由式1，此处S极的电感会在DS波形上产生一个电压降。在2阶段，MOS沟道关断，但由于输出电感作用，电流仍然会继续流动，这将导致电流换流到MOS的体二极管，进而导致在开关上产生一个负压降Vd．
由图2中此时间点标示为ｔｄ．在3处，原边动作后，电流开始下降。
如果原边MOS的开关速度非常快，换流会被副边环路电感所限制，导致一个恒定的di/dt。在此阶段tramp，因为MOS的S极电感导致的电压降能够在DS波形上看到，现在由于负的di/dt 转为正向．此电流在4处穿过0点，没有电流流过体二极管。
因此，二极管正向压降变为0，导致在Vds波形上看出进一步的正压降，其值为体二极管的正向压降Ｕｄ。
过０后电流保持同样的ｄｉ／ｄｔ继续流动。
但是现在电流方向为负，以移去体二极管的反向恢复电荷Qｒｒ，并对MOS的输出电容Cｏｓｓ充电。在此情况下，Qｒｒ认为只是MOS体二极管的反向恢复电荷，
此处规格书上的Qｒｒ按照JEDEC标准被测出，因此包括除体二极管Qｒｒ外，还有一部分输出电荷Qｏｓｓ（后详解）。
当Cｏｓｓ被充电时，MOS上电压开始趋向变压器电压上升。在５点最大反向电流Iｒｅｖ＿ｐｅａｋ到达，这意味着Cｏｓｓ被充电到变压器电压。
理想的系统应是稳定的，但仍旧会有能量贮存在系统内，定义为式２.
|
|
|
| | | | | Infineon - Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism
此感性能量现在被触发成LC振荡，强迫贮存在Ｌｓｔｒａｙ中的能量转移到MOS的输出电容上，因此产生关断电压ｓｐｉｋｅ。
如图３，LC电路由变压器电感，ｌａｙｏｕｔ，及MOS封装构成。振荡频率如式３，同时被环路中的寄生阻抗阻尼（Lｓｔｒａｙ＝Ｌｓｏｕｒｃｅ＋Ｌｄｒａｉｎ＋Ｌｐｃｂ＋Ｌｔｒａｎｓｆｏｒｍｅｒ）．
被讨论的波形形状仅在副边换流被感性限制时才有效。这意味着，ｄｉ／ｄｔ不被原边MOS的开关速度所限制，而是被副边的寄生电感限制。
待续............ |
|
|
|
|
| | | | | | | 最近看到一贴关于MOS G极是否存在负压，庄主是否可解惑 |
|
|
|
|
|
| | | | | Infineon - Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism --继续
建立功耗模型
当SR ＭＯＳ关断时，输出电荷Ｑｏｓｓ及反向恢复电荷Ｑｒｒ也会产生损耗，可由一个简单的关断模型（图４）来推导出公式来。
基于如下简化，一个三角波形状的电流波形和一个固定的MOS输出电容，关断损耗可以被计算。
如果电流换流被感性限制，其实是大多数应用情况，则可假定电流波形类似于三角波形状。
为计算一定的变压器电压Ut条件下的MOS固定的输出电容，输出电容Coss的时变非线性特征需清楚如式7.
|
|
|
| | | | | Infineon - Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism --继续
为计算关断损耗，首先反向电流峰值Irev_peak需固定为式8. Di/dt可使用变压器电压和电流换流环路的电感来计算，如式9.开关电荷Qsw=Qoss+Qrr可计算为式10.从这些推导可计算出感性开关能量如式11.
在t_lpeak时刻，一个感性能量被贮存在寄生电感中，一容性能量贮存在Coss中，则能量损耗可计算为式12.
能量然后被转移到MOS的输出电容上（如图4），产生电压应力，之后被LC振荡电路上的阻性部分所消耗（图1之点6处）。最终，关断损耗推导为式13.
此计算的准确性取决于MOS的开关行为，必须确认没有二阶影响，比如动态开机或雪崩发生，而且．．．硬开关。一些谐振软开关拓扑可能会是不同的结果。
|
|
|
| | | | | Infineon - Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism --继续
体二极管反向恢复的充电
ＭＯＳ的体二极管在损耗计算中扮演中重要角色。因为在每个开关周期内在MOS关断前都会有电流流过，则反向恢复电荷Ｑｒｒ被定义。如前所述，真正的Ｑｒｒ不能足以代表规格书所定义的Qｒｒ。规格书中基于１００Ａ／ｕｓ测试，二极管处于最大D极电流，关断前的导通时间会在一个长达５００ｕＳ的范围，这导致一个最大可能的Ｑｒｒ。另外，JEDCE的测试方法会导致除了Qｒｒ外，还有一部分MOS的输出电荷，从而给出的是一个比实际更大的值。强调实际应用，可能会看到1000A/us的应用，这会比低di/dt的Qrr更要大。
然而，对Qrr的主要影响来自电流和二极管的flooding时间。因此应用中显示出更低的Qrr值，由于电流和时间的不同。
如图5示，MOS的门极时间对Qrr有很大影响。
体二极管在关断前导通时间越长，反向恢复电荷越大。
这会导致效率降低并产生关断应力。作为例子，图5中的技术3可采用。时间从20ns到140ns,附加的功耗约0.5W（Vt=40V,f=125KHz)，会大大影响效率，特别在轻载条件下。
本文结束.....
|
|
|
|
|
|
| | | | | | | | | 其实很简单，人家都写出来了，
我们只是花点时间读一读，看能不又能收获点什么。 |
|
|
|
|
| | | | | | | 要想了解 MOSFET 开关性能的最基本知识，最好单独考虑这个器件并且认为它不受任何外部影响。在这种条件下，MOSFET 的栅极等效电路如图 1 所示，其中的栅极由内部栅极电阻 （Rg）和两个输入电容 （Cgs 和 Cgd）组成。有了这个简单的等效电路，就有可能取得一个阶跃栅极电压的输出 电压响应。
 |
|
|
| | | | | | | 电压 VGS 就是栅极处的实际电压，这也是我们在分析装置的开关性能时需要考虑的因素。
若阶跃输入加在 VGS_APP，那么可以得出式 1，2，3；而且，由于 VDS 值是固定的，因此可得式4，进而得式5，6，最后得出式7，8. 当 t = 0, VGS = 0 V，因此得式9.
|
|
|
|
|
|
| | | | | 近一周忙忙碌碌，不知何为，忘了正事。
接上......
图 3 中的方程式 9 和方程式 10 表明，栅极电压达到阈值 1V所耗费的时长差约为 1 纳秒。因此，对于是否采用对栅极瞬态电压精度影响不大的、较简单的计算方法仍存在争议。但是，从图中来看，采用方程式计算出的结果比 MOSFET 所得到的实际瞬变的值要小。 
|
|
|
| | | | | | | 根据以上结论，当考虑 MOSFET 带有其它寄生器件时，手动解答这种实际电路的方程式将更加难以掌握。因此，需要一种实际电路的分析方法。如果可以忽略这些二阶或寄生元件以及其他组件的话，我们就有可能得出 MOSFET 开启和关闭时间段的公式。、 程式 11 到 16 给出了相关计算方法，如波形图 4 和图 5 所示。这些方程是在 B J Baliga (1 推出的方程式的基础上得出的，其中 Rg 为内部栅极电阻，，Rg_app 是外部栅极电阻，Vth 是 MOSFET 的阈值电压，VGP 是栅极效应电压。、
VF 是满载电流导通时 MOSFET 上的电压降， VDS 是电路关闭状态下的 MOSFET 的电压降。使用数据表中的数值可以得出精确的 t1 和 t2 值，但是由于Cgd的值随着 VDS 而变化，时间段值 t3 就难以计算。
使用同一原则计算 MOSFET 关闭状态时的方程式时，开关瞬态的算式如14，15，16.这种情况下，可以精确计算 t4 和 t6 的值，但是由于在此时间段中 VDS 的变化导致 Cgs 也随之变化，所以 t5 的算式很难求解。因此，在不采用动态值 Cgd 的情况下，计算 t3 和 t5。
 [url=https://cdn13.21dianyuan.com/attachments/jpg/2014/07/30/140672354453d8e5d8579e7.jpg]
[/url] |
|
|
| | | | | | | 使用栅极电荷来确定开关时间
如图 6 的栅极电荷波形图 (1) 所示，Qgs 被定义为原点与 MillerPlateau (VGP) 起点之间的电荷值 ; Qgd 被定义为从 VGP 到效应平台末端之间的电荷值；Qg 被定义为从原点到波曲线顶点之间的电压，此时驱动电压值 VGS 与装置的实际栅极电压值相等。 Cgs 和 Cgd 充电后会导致 t2 中的 VGS 走高（图 4）。此时 VDS不变，从而 Cgd 和 Cds 相对恒定。此时 Cgs 通常比 Cgd 的值大，从而导致大部分的驱动电流流入 Cgs 而不是流入 Cgd。
Cgd 和 Cds 之间的电流取决于电容和其电压乘积的时间导数。此时栅极电荷的值可以假设为 Qgs。
波形图的另一部分是 Miller Plateau 电压。通常认为进入效应区域与峰值电流区域的栅极电荷值相同。但是，栅极电荷的拐点实际上取决与时间有关的乘积值 (1) (CgdVGD)。这意味着如果漏电流值很小而输出阻抗值很大，左边的拐点出现后 IDS就可以达到其最大值。但是，我们可以假设电流最大值接近拐点并且此应用指南应用指南中也假设拐点处的栅极电荷与负载电流 IDS 是相对应的。
Miller Plateau 电压的斜率一般显示为零或接近零的斜率，但是此变化率取决于 Cgd 和 Cgs 之间的驱动电流的分配。如果斜率不为零，一部分驱动电流就会流入 Cgs。若斜率为零，所有的驱动电流就会若流入 Cgd。当 CgdVGD 乘积急速增大并且所有的驱动电流都用来平衡 Cgd 周围电压的变化时，装置处于 Miller Plateau 状态下注入栅极中的电荷为 Qgd。
需要注意的是一旦这种效应结束（当 VDS 达到通态值时），Cgd 将再次回归恒定且大量电流再次流入 Cgs。由于 Cgd 的值更大并且量值上更接近 Cgs，变化率的斜度不再像第一个时期(t2) 那么大。 
|
|
|
| | | | | | | 本手册的目标是使用数据手册数据来预测MOSFET的开关时间从而预估开关损耗。由于是 t1 终点到 t3 终点的这段时间导致的导通损耗，所以很有必要计算出这一时间 （图 4） 。 将11 和 12 联合起来就有可能获得电流的上升时间 (tir = t2 - t1)并且由于VDS在此时间段里保持恒定，我们可以在恰当的VDS值处使用特定资料表中的 Ciss 值。假设传输特性不变，那么可以用 Vth + IDS/gfs 替换 VGP，得到式17.
在 VDS (tvf = t3) 回落期很难采用 Cgd 的值。因此，如果采用数据手册中的栅极电荷值 (Qgd_d) 并且除以漏极连接上所见到的电压变化 (VDS_D - VF_D)，我们就可以根据数据手册的瞬态值，有效地为 Cgd 给出一个值，如式18.同样，在关闭瞬态电压时，电压的上升时间 (tvr = t5) 为式19.电流的下降时间 (tif = t6) 为式20.
后面待续。。。周末有空再整。 |
|
|
|
|
|
|
| | | | | | | 将等式和测量到的开关瞬态值进行比较
数据手册中的开关瞬态值是采用电阻负载测量到的，不代表实际电路。装置本身也不会按照以上的理想状态来运行。因此，可以测得实际的开关波段，如图 8 和图 9 所示。这些开关瞬态值适用于 Si4892DY 降压变换器上管。电路参数为：VDS = 5 V, IDS = 5 A, VGS_APP = 5 V, and Rg_app = 10 Ω
驱动电路的局限
从表 2 中可以看出，计算值和实际测量值之间十分相近。但是，MOSFET 的开关时间不仅受寄生元件的影响，同时还受驱动电路的影响。在上述条件下，假设栅极电路不会限制MOSFET 的开关性能。例如，在 MOSFET P 通道和 N 通道驱动器下，输入栅极的理论电流值可能比驱动器实际的供电电流值要大。MOSFET 的驱动方式有数种，本应用指南在此不做描述。使用本文中所描述的算式计量开关时间，不需要
使用复杂的算式与模型或者昂贵的模拟软件就可以估计开关损耗。
主要的差异就是计算值和实际电流瞬变值的不同。这些计算结果比实际瞬态值小一个数量级，因此，需要进一步考虑电流上升和回落的时间，下面有相关描述。
 |
|
|
| | | | | | | 电流瞬变
计算值和实际测量值之间之所以存在误差是由于计算值都是在假设的理想状态下得出的。等式中可以参考的一个主要参数是 MOSFET 的封装电感。这会减缓电流的瞬变速度，并且可以在某些假设状态下考虑利用它来使计算简便。 由于负载电流一般情况下比栅极电流大得多，我们先假设所有通过封装电感的电流都是 IDS。因此开启状态下 MOSFET封装电感电压可以表示为式25.
这就是电流瞬变产生的电阻值并且是从栅极电压中减去的那部分电压值，因此可以减慢电流的瞬变速度。
如果将等式 25 从 VGS 中减去并且用来解 t 的值，tir 瞬变则是式 26.
电流瞬变 tif 计算结果采用同样的原理如式27.
结论
本应用指南描述了在独立评估状态下，功率 MOSFET 的上升和下降时间的有效近似值。数据手册中用于导出公式的数据值可以用来得出 MOSFET 的开关性能及开关损耗。但是，如表 3 所示，理想的开关瞬态总是要比实际值短，一般情况下，我们应该采用数据手册中的参数最大值来计算实际结果。
 |
|
|
| | | | | | | | | 本篇到此结束。
说实在话，这篇文献的内容我们也曾经用mathcad来算过，结果只能供参考，因为实际应用时layout对此的影响较大，所以实测的跟算的有时会有较大误差。
但这篇文章的好处用通俗易懂的算式，不需要太多理论知识，把各路的充放电时间逐一算来，有助于理解概念，加深认识，算是一个很好的基础读物。 |
|
|
| | | | | | | | | | | 庄主辛苦了。虽然很多没看懂，不过收藏后有空慢慢看看。文工说了，书看百遍其义自现，看来还早。 |
|
|
| | | | | | | | | | | | | 慢慢来，只是抛砖引玉。
写这些文献的人绝大多数都比我们过得舒坦，所以知道他们的成果在哪里，也会对我们有所启示。 |
|
|
| | | | | 讨论了很多，也看了不少，但似乎还没有一个周全的方法，精确的太复杂不适合工程应用，易用的又不太准确，矛盾，犹如当年找女友老婆一般。
感觉大家很喜欢讨论具体案例的设计及调试，当然很重要。不过我近两年来更喜欢往理论上靠，宁可前面花点时间把问题规避掉，而不是在调试时惊天动地，解决出N多重大问题。
事前采取些措施总比后面补救强。当然，这句话不要想歪啊。
上次参加21在上海的会议，陈老师和卢博士还有赵修科老先生均出席，听了一会，感觉自己这一块还不行，极不够深入。虽然常规项目上的磁设计问题还不大，但现在遇到的一些新的挑战，缓弹药明显不够了。
近两个月抽空断断续续复习了一些基本理论，主要是电磁场这一块，感觉充实一些。电磁场这一块学起来来有个好处，不仅对磁损耗的分析，仿真有帮助，而且对EMI的设计，调试也可提供理论上的支持及指导。
种下一颗种子，有可能长出两个苹果，有些小赚的感觉。
继续学习修练，后面有收获了再来跟大家分享。
本贴到此结束，要送的速来吼一声。 |
|
|
|
|
|
|
|
|
| | | | | 最近正在计算半桥mos的损耗呢，楼主有其他相关资料吗？ |
|
|
|
|
|
|
|
收藏
分享
陈为老师还讲了句经典的：原理知道了，就会有很多想法！
[url=https://cdn13.21dianyuan.com/attachments/jpg/2014/06/24/140361853253a984e43b73c.jpg]
[url=https://cdn13.21dianyuan.com/attachments/jpg/2014/06/24/140361855953a984ff3509d.jpg]
[url=https://cdn13.21dianyuan.com/attachments/jpg/2014/07/30/140672354453d8e5d8579e7.jpg]
好贴 资料很多 要消化一波 
津公网安备 12010402000296号