 |  | | | | 不管怎么样，先感谢，支持。
请问，有没有输入输出波形？
|
|
|
|  | | | | | | 明天我找个机子再测试，拍个波形，和电流对比参数照片贴上来。
|
|
|
|
| | | | | | | | | | | 希望版主加精，让更多人看到，能帮助到新人是最好的结果。
评分查看全部评分
|
|
|
|
| | | | | 原理分析：单波驱动与双波（上半波，下半波)驱动，看起来一样，实际不一样。双驱是消隐不需要的另外一半波形，做到加速整形。朋友们要是真需要，我可以上贴个双驱无损整形电路。
单波整形加速驱动有个问题最难解决就是三极管都处在线性状态导致消掉信号近一半幅度，占空比越大，消除越厉害。我在研发有缘钳位正激电源时，对钳位管驱动就遇到不同的结果。查遍参考电路，书籍文献，无非都是理论上完美，实际并不是那样。所以就有了找出能调宽，又不损耗的决心。最终实现。
C1 ， R1 ， Q1 ，R3只是为Q2提供辅助加速，MOS GS关闭放电是由Q2完成。驱动信号正向（上升）分三路：1路经D1整流（单向作用）R2限流（缓冲，这个电阻可以调整波形上升沿的斜度）加到MOS管GS极充电GSc，MOS导通。2路C2，D2快速钳位Q2，Q2（pnp)的c b极保持电位持平，Q2一直截止.3路经C1加速Q1截止。R2为Q2提供偏置，稳定Q1。
驱动信号反向时，1路迅速下降，有D1单向关系，回路不导通，复位损耗为0，反向复位电动势为2路，3路提供Q1 Q2快速导通。由于D2的存在，2路 3路的反向电动势没有回路关系，就 不存在损耗。整个电路D2最关键作用，它既能阻断反方向通道，又可以阻断反方向时MOS 的gsV电流对Q2的线性关闭。
测试结果;直接驱动（不加快速驱动）波形有毛刺尖峰，上下沿250NS，对比 ：加上快速驱动电路波形整洁，下降沿50NS，与原始波形一致。驱动电流还小1mA，可能是直接驱动的尖峰能量经整流加以应用的结果。实际上是直接驱动信号是PWM AC-AC，加加速电路有D1，GSc的关系，就成为PWM AC-DC的过程。
|
|
|
|
| | | | | | | | | 这个电路在掉电的时候，能扫到掉电后，输出的PWM是什么情况吗？
|
|
|
| | | | | | | | | | | 版主是说断电吗？ 在隔离变压器的输出端，属无源工作，只看作是变压器跟随傀儡罢了，电源关闭是由隔离变压器初级驱动决定，也是由芯片决定，
|
|
|
| | | | | | | | | | | | | 非常好，我以前用过变压器，不过初级串了了电容，次级也串了电容，结果PWM瞬间关闭，输出上还会持续上十MS的固定的电平
你这个应该初级没有电容隔直吧，这样应该会很好了！
|
|
|
| | | | | |  | | | | | | | | | 是的，如果原副边均串联了电容的话，原边突然断电，副边串联电容没有泄放能量的通道，会出现一段时间的高电平，这样容易导致MOS管炸机，可靠性有问题。
|
|
|
| | | | | | | | | 楼主你用示波器测试的VGS波形，上升阶段后有一小段是平的，是MOS的GS上有并联稳压二极管吗？如果没有跟你的电路好像解释不通。
|
|
|
| | | | | | | | | | | 我一贯反对在GS并稳压管，那是多此一举，PWM是不会超出VCC电压，如果VCC电压都不稳，那就把稳压管放在哪里。 那个波形上头小平台就不要纠结了，它不会高，跟MOS管 Rg有关.
|
|
|
|
|
| | | | | | | | | 双驱就是添加了消隐掉负极性半波，然负极性回流做为激励变压器磁的复位，让正极性的半波能量高效利用。
|
|
|
| | | | | | | 你好，运用此电路的问题：《单波整形加速驱动有个问题最难解决就是三极管都处在线性状态导致消掉信号近一半幅度，占空比越大，消除越厉害》，这个问题是如何在提供的电路中解决的？我尝试搭建图示中电路实际测试，在占空比越大，信号幅度损失越严重，使用的三极管是MMBT4403的？还望不吝赐教。
|
|
|
| | | | | | | | | 这个电路适合单驱隔离变压器驱动， 不适合双驱。如有出现占空比越大，幅度变小的话，电路没有起到作用，仔细看下你电路元件参数，接点有没有误，
|
|
|
|
|
|
| | | | | | | | | | | 对比：无加速直接驱动(35V 0.034A ) (60V 0.058A) (90v 0.067A)
有加速电路驱动电流情况（35V 0.026A) (60V 0.036A) (90V 0.048A)
从这2组数字对比，直接驱动与加速电路驱动，损耗相差巨大，本人认为，这种损耗是隔离变压器的复位期间产生的。
|
|
|
|
| | | | | | | | | | | | | 从头看了一遍，说实话完全没有看懂，从上面这些数字里怎么看出损耗相差巨大？
|
|
|
| | | | | | | | | | | | | | | 无损是不可能的，多了这么多的电路损耗只会加大不会减少，更不可能无损。 |
|
|
|
|
| | | | | 楼主能否解释一下加和不加你这个电路损耗分别是多少？怎么计算的？ |
|
|
| | | | | | | 参数对比节省8MA的损耗，已经是很好的证据，计算无定义。 |
|
|
| | | | | | | | | 原本驱动电流34mA，加了你这个电路变成26mA，那8mA就消耗在这个附加的电路上了，造成驱动不足，而这8mA造成额外的损耗，何来无损？况且损耗计算并不难，但你说不能计算那就不对了。
|
|
|
| | | | | YTDFWANGWEI- 积分：109868
- |
- 主题：142
- |
- 帖子：45923
积分:109868 版主 | | | | | | 他那个34mA、26mA不是驱动电流，应该是整个电路的工作电流，不过就是不知道怎么试的，这个35V、60V、90V都是哪里的电压呢？ |
|
|
| | | | | | | | | | | | | 35V、60V、90V应该是指工况，34mA应该是指驱动电路VCC电流。 |
|
|
|
| | | | | | | | | | | | | | | 板子是采用LM5025芯片，芯片有过欠压功能，这个功能脚意味着占空比的限制，所以不能直接测试芯片驱动电流，只好变化输入母线电源电压来调节不同占空比波形情况，所谓的34mA电流包含稳压损耗，芯片供电和隔离驱动(带MOS管）在同等条件下测试，有加与无加对比出的电流。与驱动足与不足无关。如果你要驱动大大的足的话，就用中功率或大功率J型MOS图腾驱动，隔离变压器稍微大点磁芯，如2525,就可以驱动多个管并联 |
|
|
| | | | | | | | | | | | | 34mA或26mA应该是整个电路的工作的电流，实际也是驱动这块的电流，加了一堆电路后驱动电流小了，但实际并不是什么无损，实际是弄了驱动不足了。
|
|
|
| | | | | | | | | | | | | | | 你以为工作电流小了就一定驱动不足？人家的重点在于dv/dt的优化，驱动更强劲了哈。VCC电流优化是顺带的效果。多数人不注意VCC电流，到一定境界或者说在某些特定应用中才会关注这个问题。而脉冲变压器隔离驱动，这个问题尤为突出。
|
|
|
| | | | | | | | | | | | | | | | | 板主说的很对，如果朋友们有兴趣，可以自己验证。有些东西很难说清楚。 |
|
|
| | | | | | | | | | | | | | | 25楼朋友你好。加了原件反而变小了，说明是有效果的，不是你说的驱动不足，对驱动不足的波形判断情况供参考：1波形上升沿（开通）的顶头部会弯曲塌陷，2导通波形T时间宽波形后面会下斜。这才是驱动不足的表现。 |
|
|
| | | | | | | | | | | | | | | | | 无损是不可能的，加了电路损耗更大也是无疑的，道理很简单，一堆电路不需要耗能吗？驱动不足也是很明显的，见下图。
|
|
|
| | | | | | | | | | | | | | | | | | | 驱动电路二极管存在，有压降吗? ，6599输出的上桥臂比下桥臂得波形不是低个二极管压降幅度。你说一大堆电路加入需要损耗，说的没有错，电路上的三极管导通是要损耗能量，而恰恰这个能量是来自MOS管存储的能量，这个能量在关闭时必须快速放掉，不是变压器给的能量，有空我在做个到底电路有没有损耗掉变压器的能量的实验贴上来。
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 满足你的要求，贴个电路图，
断开点---断开与不断开电流都是14mA
断开C16隔直电容 ，电流11mA,
这下看明白了吧，一个称职的开关电源工程师，脑子里必须清晰着各种常规拓补，每部分电路，每个原件的作用。脑子里就要有电路图，
我不是催牛，设计电源，从来不先画电路图，直接PCB样板，到项目结束，在根据BOM画张完整电路图。
再不要烦我，你觉的否定就飘过，我只是提供参考，没有义务对你解释你们清楚。在我们论坛中很多这样的死脑筋的人，
争的你死我火有意义吗？别人是对于否，只要自己分析，这样才会进步，真有把握确定人家错了提个建议，自己都不知道自己有几分正确还争，这就是不尊重别人。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 不是我牛B ,是你太笨，太懒惰观察，没有仔细看进去，就提要求，你不觉的别人要花时间吗？论坛上只是交流，上资料只是共享，你觉的认可你试试，不认可飘过。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 兄弟，不要去争了，我们大家都看得到，这个电路对后级ＭＯＳ的ＤＶ/ＤＴ确实有好处，你有没有带载（也就是让ＤＳ有电流流过的时候再测试测试ＶＧＳ的波形，平时我测试的时候ＭＯＳ不能电流与工作时通过电流的ＶＧＳ的驱动波形又不一样，完全是两个样子。你上上图可好。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这是要我测试工作时的GS波形，确实要测试，看看驱动能力怎么样/. （ 整个帖子的测试都是静态驱动的波形与电流）。
我看能不能测，我的示波器没有隔离探头，测浮动桥会不会影响电源工作不明确，以前测过，会影响电源工作。尽量提供结果。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | Ｃ2的作用也很大，可以提高驱动电平．比方说ＩＣ输出的电平是10Ｖ，接成这样的驱动，没有Ｃ2驱动电压只有5Ｖ，有Ｃ2电平就是10Ｖ了，像是倍压用的， 楼主，我想问一下，驱动那个尖尖怎么搞定．想上ＶＧＳ光滑点，而不是一个尖尖再下来，当然，尖尖驱动ＭＯＳ更强一点，但感觉不好看．有没有影响．
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 没有及时回复，请包涵
驱动波形上升沿的尖峰，由于开的速度块， MOS结电容开始充电反应慢，（电容两端的瞬间电位不变的特性），会出现尖峰，可以由Rg电阻适配，到圆滑。
同时注意 开的速度，取适当值，不同的MOS管情况也会变化，也可以选择相对理想MOS管。 这种小尖峰很窄，幅度小。不构成对MOS管伤害。不接MOS管时。
测出的空载驱动波形尖峰为准。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 从这张图就能说明加了加速电路 对ＧＳ有很好的改善．不管是带载还是重载，波形都是很漂亮． 你加了这个驱动电路，有两个作用，一是对ＧＳ加速放电，二是阻断了负向的能量传输，阻断了ＣＩＳＳ的反向放电，他们不明白的就算了．
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 整个电路D2最关键作用，它既能阻断反方向通道，又可以阻断反方向时MOS 的gsV电流对Q2的线性关闭。
版主能否解释一下这个的原理?
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 你好你所说的驱动不足的波形可以贴个图看看这两种情况的图片吗？好学习一下
|
|
|
|
| | | | | | | | | | | 你理解反了，不加是34 ，加了后是26， 加了以后少了8mA的损耗，不是多8mA损耗。
|
|
|
|
| | | | | | | | | | | | | | | 分3种电压，成不同占空比， 35V 60V 90V母线电压经过稳压成15V 供芯片---隔离驱动--MOS。的总电流。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 有源钳位，开发3年了产品，一直在生产。功率600W，35V--90V输入，输出最大65A，12.5V 这些都是复位管驱动的测试，本来不拿来晒，聊聊也开心。
双驱 就是隔离变压器上下臂驱动，与单驱不同是前级驱动信号是双臂（0.5占空比）单驱（100%），是有区别的
|
|
|
| | | | | | | | | | | | | | | | | | | | | 哦，原来你说的是这个意思。
那这个单驱动，可以达到最大占空比是多少呢？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 50%左右了，占空比大了就不行了，这个初级串的电容不并二极管，感觉有点危险
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 单驱能达到99%，在空载时，有源钳位的复位管到最大-死区。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 如果下管驱动只有10%，互补的上管驱动电平还够不，，，，， |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 为什么这样说呢？占空比不是图腾柱决定的，打比方当PWM是99%时，上管导通时间就是0.99, 下管导通时间为0.01，这是隔离变压器复位时间很短。如果MOS管GS电荷要靠变压器复位释放的话，下管电流会变大。加入加速电路以后，由加速电路释放MOS电荷。目的只是不让MOS管GS电荷经变压器复位回路释放，减轻下管的电流，达到降低驱动损耗 ，所以这个电路可以驱动很大占空比。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 占空比大不大，变压器驱动，要考虑伏秒平衡吧？初级串了电容的，50%占空比的时候驱动电压只有输入一半，那70%占空比，90%占空比，还能可靠驱动mos吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 今天认真看了哈，帖子，那么无损这个说法，确实不太合适，应该叫“节能式驱动”，因为和原来的驱动相比较，是把mos管的gs负压干掉了，顺便加速了关断，mos没了负压那么驱动消耗的电流比原来的肯定小了一些。
至于占空比能到99%灰常严重的怀疑，我先上个我的原理图
不知道楼主初级的结构是否是那个样子，至于结构次级，我就用是一个三极管，这里不影响占空比吧！
假如楼主初级是和这个图的初级差不多，那么初级串了电容，次级端驱动的高低电平会随着高低占空比的变化而变化？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 叫什么“名称”不重要，（人的名字都可以改，何况是笔下的名称）。重要的是我们能了解电路有优缺点，有利于今后的应用。至于在占空比调大的情况下，幅度会不会变化，最上面的几个图能看出，90V的图是大约0.75占空比，60V图0.5占空比，35V图0.25占空比。幅度基本不变。你画的电路也是很好的，我也不确定会不会随占空比变大幅度会不会变小。搭个电路试试不就知道了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 83楼 上面有你要知道的测试结果，带载440W，与轻载的不同占空比波形
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你的驱动电路图是43楼那个吗？也就是和我那个原理图初级差不多？ |
|
|
| | | | | | | | | | | | | | | | | | | | | 600W是同步整流吗 效率能做到多少，我做100多W才90多点？
|
|
|
|
|
| | | | | | | | | 1N5401，耐压高达150V而已，没有什么优点， 如果在这个电路上用没有必要高耐压，S8550（40v） 就可以，而且比5401效果好。
|
|
|
|
| | | | | | | | | | | 搞错了，呵呵，我这个人平时只记数字，前后什么后缀英文，厂家代码都记不清。年龄大了，记忆也差了，经常记不住8550与8050是NP 还是PN ，每次用都万用表测试一下才放心。就这个德行。
|
|
|
| | | | | | | | | | | | |  我以前还能将1N4148,写成IN4148呢，后来才知道，几个N，原来是半导体里面几个PN结。
|
|
|
|
|
| | | | | | | | | | | | | | | 现在才知道是表达几个N，一直不解为什么是1而不是其它
|
|
|
|
| | | | | | | 上面是验证电路在驱动方面损耗的问题，是在静态情况下测试。其实真正电源在转换工作时，MOS管的驱动电流远远高出很多，不是34mA电流就可以驱动MOS管的带载工作，因此分开理解。不能误解。下面是我借花献佛论坛朋友贡献的MOS管损耗计算公式。
感谢这位朋友贡献好材料。
|
|
|
| | | | | | | | | 没注意看题目，误入的，以为是真正意义的无损驱动，把栅极电荷转移到什么地方回收循环再生利用了呢，原来是关断加速这里。原理上想了一下你这个不科学啊。MOS的驱动的主要损耗就是不停的要对栅极充电，放电；当然了驱动电路本身会有一些，比如bjt图腾柱的交叠损耗，....和你这里的半个图腾关系不大就不说了，你这个半个图腾目的就是对栅极电荷的泄放提供快速通道，没有他的话电荷也会被放掉只不过慢点而已，但一定能放完，不管快与慢，电荷都是要放完的，根据能量守恒，你的无损原理是什么？看了一下你的比较的波形，正如楼上说的，加速和没加速的电压摆幅都不一样（电荷量当然就不一样了），电流差别了几个mA也就不奇怪了，
光有图是不够的，要从原理上说得通。
|
|
|
| | | | | | | | | | | 达到应用的最佳目的才是最终目的，比如：就这个电源来说，是有源钳位正激，最大功率750W，研发前采用DRR直接隔离驱动，问题就来了，带重载启动困难，空载和轻载启动后可以带重载，一旦过流保护就自恢复启动就难了。有了这种现象，当初还是找不到原因。后来才发现由于死区时间比较短，复位管开，关速率影响周期复位导致启动困难。加入了这个加速整形电路以后，无论是空载损耗，效率，稳定性，最大负载启动，短路保护后自恢复都非常理想。理论归理论，实践出真理。最简单的测试都说明没有损耗，拿理论来推翻是不实际的。当然很多比如小功率半桥采用直接隔离驱动，是因为死区控制最大0.1，有足够的时间给驱动信号的慢速斜率，有时也有上下臂交叉导致管热，甚至砸管。因此，不同的应用不同的条件。
看了你真武阁的帖子，还还真的蛮佩服你理论的知识，今天看来你是人，不是神。既然你已经理解了电路工作过程，就没有必要为个贴名来讽刺，不但是我，论坛上那么多好心人上资料的，成果分享的，指点建议的。如果大家都像你这样鸡蛋里挑骨头，谁会热心呢？
我只是说
这部分电路没有给隔离变压器带来损耗，
真武阁扯得太远了、谁也不是神，把栅极电荷拿回应用。
|
|
|
|
| | | | | | | | | | | | | 不同问题不同解决方案。有一个备选方案终归是好的，谢谢！
|
|
|
| | | | | | | | | | | | | 好吧你的意思是没有插入损耗。挑点骨头总是有用的，特别是被挑的又是高手的话。连带反应一下子吃瓜子围观群众很快就能吃到又大又红的西瓜
|
|
|
| | | | | | | | | | | | | 个人感觉你这电路精华应该在C2，把关闭MOS的一部分能量储存起来，在开启MOS时又利用上了，同时它加速的主要元件；至于C1、R1、Q1、R3，个人感觉起到的作用比较少，如果不嫌麻烦可以去掉试试看？
另外在MOS关闭阶段，感觉C2和Q2发射结回路没有限流元件，是否会影响到元件的可靠性？最主要的是在考验Q2是否皮实。
|
|
|
| | | | | | | | | 不错，该帖有人刻意钻牛角尖，专BB已有20年，不用理会。
|
|
|
|
| | | | | 加速电路对MOS 管的关闭肯定有用的，但是加速电路是否一定要这么复杂呢？ 去掉变压器，只用D，Q,R 是不是一样可行？
MOS开关的速度越快，对EMC的影响越大，楼主这个电路有测试过EMC吗？
|
|
|
|
| | | | | | | | | 首先感谢楼主的分享，我们实验室一直想做一个好一点的驱动，可奈效果都不怎么理想。今天看了楼主的电路，看了半天愣是没看懂，可能是对PNP型三极管不熟悉，楼主能把这个电路细讲一下吗？ |
|
|
| | | | | | | | | | | PNP管很多，如小电流S8550 ,5401如大点电流的B772 , 工作条件，B（基极）低于E（发射极）0.5-0.7V饱和导通，0.3-0.5放大区，0V-0.3截止区，大概是这样，但具体有规格书，E极接高点位，C集电极接低点位，与NPN相反。另外一个很多人不理解的PN怪现象。 既然你提了PNP管问题，我顺便说说。
如图
Q1 Q2 组成风机驱动电路，如果按晶体管工作原理，C1是多余的，但就因为这样，有些人就没有把C1放上去，
有差别的： 特别是信号控制的电路中特别明显，这个电路可能在上电瞬间电机会转一下。加入C1后就不会了。
作用是C电容在瞬间快速钳位Q1基极点位为最高，使Q1完全时时处于截止状态。只有Q2信号导通，Q1才导通。
因此在设计PNP管电路特别注意这点。
|
|
|
| | | | | | | | | | | | | 通过学习楼主这篇对MOS管驱动的分析报告，让我对这个驱动有了更深一步的了解。感谢楼主。 就是我有一个问题，想问楼主，上图中PNP管一般在驱动电路中是让其工作在放大区好还是饱和区好。工作在哪个区损耗会小一点。这个问题一直困扰着我
|
|
|
|
|
| | | | | | | | | | | | | 我也不笨啊，怎么就是看不懂呢？开通时，Q1，Q2不导通，C1，C2上也没电压啊，怎么会加速Q2的导通呢？我发现不是三极管看不懂，而是三极管周围的电阻，电容，二极管的作用没搞懂。 |
|
|
| | | | | | | | | | | | | | | 电容特性是什么？C两端瞬间电位不变的特性，对交流来说相当信号耦合直通。对直流来说C是隔离，仔细想想就明白了。C 与L特性相反，L对交流有隔离，对直流有饱和导通（直通）。所以就有高频滤波器，选通谐振网络，等LC组成的无线电发射与接收的选频电路，这还关系到C L不同的参数谐振对应的频率点。C值L值越大，频率越低，越小频率越高，
在隔离驱动变压器初级都串个C，就是起隔值作用，对高频PWM看似交流，如果不加入这个隔直电容，变压器非线性失真直接影响到图腾柱电路的直流工作点的不稳定。同理，在三极管的基极电容是种对信号的耦合，频率越高，耦合的电容不需要大，如音频信号20-20000Hz的声频宽度，模拟放大电路中一般采用1-10UF耦合电容，在后极（OTL）输出到喇叭的中点电容（目的也是隔值）就采用很大（1000-3300UF）大电解。目的是能很好的导通低频成分。那么为什么模拟电路就用1-10UF就可以耦合最低频成分信号呢？这其中有利有弊，对低频来说是容量大点好（减低低频信号幅度失真），但是驱动大容量电容就意味着前级驱动的电流要足够。为了改变这矛盾，发烧友们想尽办法，采用特性好电容，采用差分直流伺候（稳定工作点）直接（不隔直）输送。这只是发烧改良的一部分。
总结：三极管电路以直流工作点位建立基础的放大特性，以信号源为跟随点的开关特性(当然要建立高阻抗基础）。这要分开理解。
以上讲来个例子：目的是让你对模拟电路原件更深的理解。
|
|
|
|
|
|
|
| | | | | | | | | 这些不上台面的小电路，对真正高手来说是好资料，因为他懂得每个电路部分的细节和求精应用。对半桶水来说，他们不屑一顾，他们把精力放在拓补结构研究学习。
从这帖子争论上就看出来。没有各位版主的支持，这贴也是冷水，没有丝毫意义。为什么比简易的CDQR常用电路多几个元件，我就不多说了，只有有心人自然会摸透。我可以肯定说这个小电路会在今后更多的得到应用
|
|
|
| | | | | | | | | | | 兄弟，辛苦了．
36-72Ｖ转12Ｖ30有源能做多高的效率，同步与不同步分别是多少．请告知一下．我心里也好有个底．
|
|
|
| | | | | | | | | | | | | 硬整流有源钳位，36-72我只做到平均0.89，整流管发热比MOS管高出3°温升，连体散热器，正部位测试。简单实验，加同步有0.925效率。同步整流我一直在考虑应用，但是要做到>60A，还要加5只mos整流管。成本太高了。驱动部分在纠结单片驱动1拖3,结果会咋样？
|
|
|
|
| | | | | 这个MOS驱动电路中的二极管D1好像是没有用处的去掉了不会影响电路工作
去掉二极管D1后的等效电路如上图(b)，三极管Q2的集电极是一个PN结结构为方便分析拉出了单独作为一个二极管DQ2。
图(b)的电路跟常规变压器隔离有些相似了，两个三极管构成达林顿管可加快关断，初级电容224，次级电容104，初级电容大于次级电容有益于动态变化。
|
|
|
| | | | | | | 既然你这么热心就聊聊，a图去掉D1是可以，但D1只是为C2增流，不然的 话C2电流较大会有温升，整个电路要采用较小封装贴片，D1必须采用，这样起到稳定性，
激励变压器正向电流是给开通MOS管，但反向时T次级只要有直流回路，驱动电路损耗就增大，b图中的DQ2是在反向回路中，反向时对C2充电，反向的能量还是没有反射到原边储存在C上，因此没有产生电路的损耗，而且还可以驱动50%以上占空比信号不降幅度。
例如正激电源，正向时整流输出，反向时，整流管阻断反向回路，道理是一样的，假如反向给回路的 话，不但输出减半，所有的1次导通的能量都50%以上会加到主管（MOS）上而炸机。
|
|
|
| | | | | | | | | D1给C1增流这个不是很明白，如果是给C2增流就完全没有必要了。
图b中的DQ2是三极管Q2的等效集电极二极管，不需要外加本身就存在的。你可以测试一下额外增加DQ2后会有什么影响。
图b的电路如果把三极管都去掉（保留二极管DQ2）也是一种常见的隔离驱动电路，也有反向回路并未因炸鸡而不能使用。
|
|
|
| | | | | | | | | | | D1是正向提供MOS开通能量， C2也是，加了D1，C2就是一部分经D2提供MOS能量同时加速Q2的开关，驱动电流50%在D1流过，（是c2，写错了C1）
你这个建议很好，可以证明回路中电容是否纯在储存能量，我可以做个检验。总之这个电路是非常好的驱动加速整形电路，对现在贴片技术来说元件也不多。都可以用贴片管。
|
|
|
| | | | | | | | | | | | | 因为在你的测试波形中当占空比不同时次级的驱动电压值并未受到影响，只有次级带有储能电容时才能达到这个效果，所以猜测电容C2是做储能电容用的。
这个驱动电路确实很不错，设计的很巧妙！（大拇指）
|
|
|
| | | | | | | | | | | | | | | 楼主整个驱动经典PCB布局吧，我照样子试试。给驱动PCB的空间真不多
|
|
|
| | | | | | | D1还是有作用的，因为有R4在消耗能量，在MOS导通期间。当C2两端为0V以后，要维持VGS电压就需要D1来提供一个供电通道。
当然也有可能R4耗能很少，不用D1也没太大影响。
|
|
|
|
| | | | | 很好的一个变压器驱动电路，电路结构与思路都很好，只是标题带给了大家不小误导，应该叫做变压器驱动加速整形电路，无损确实没有达到，但确实有达到部分能量的回收利用。
|
|
|
| | | | | | |
我仔细研究了一下MOS关断过程的电流回路：
t1时刻，PT1极性转向，MOS的驱动开始下降时刻的电流路径有主要3个路径I1,I2,I3。
如图中，I3是MOS的CISS电容的放电路径，这段路径便是能量损耗的通路。
能量回收路径主要是I1，能量储存在C2中。
I2通路主要为MOS关断提供偏置电流，保证电路关断的可靠性。
由于偏置电流路径中有R3的存在，I2的电流在C2没有达到能量回收前，I2小于I1。这也是能量回收的最大通路，大家所担心的是C2充电过程中PNP的基极电流没有限流器件，过大的基极电流也会导致Y2可靠性大大降低。
t2时刻，C1,C2电压充满至变压器输出的负VCC电压，MOS的输入电容CISS也放电完毕并形成负压
t3时刻，变压器极性正向驱动MOS栅极电压开始上升。
由于C1,C2，为上负下正，只是2个PNP三极管关闭，D2阳极大于D1阳极电压，驱动通路走D2流向MOS栅极，MOS栅极负压CISS开始放电，C2的电压叠加在变压器输出电压上，所以MOS的CISS电压有更高的电压来加速充电过程，致使MOS的栅极电压上升更快，起到整形的作用。
t4时刻，C1,C2放电完毕，驱动电流通路走D1，由于MOS-CISS电容充满至变压器电压-D1压降，此时驱动通路电流很小，只是维持MOS的导通状态。
主要工作过程就是以上4个部分，通过分析，电路的整体思路和结构都很好，主要缺陷在于C2储存能量过程没有峰值电流限制器件，这会影响Q2三极管的可靠性，C2电容量越大，这个问题越明显，因此在楼主电路的基础上增加R5，以提高电路可靠性。
总结：楼主能够把自己的经验技巧分享给大家，这是大家学习讨论的一份福利，不管电路本身是否存在问题，楼主的本意是好的，愿意把自己宝贵的经验技术分享给大家，这点就值得我们学习。
|
|
|
| | | | | | | | | 在楼主的思路基础上，我想到了一种可靠性更高的变压器驱动电路。
C1起到倍压加速整形作用，电容值不适合过大，能够使上升沿足够陡峭即可，由于C1倍压时部分能量消耗在R1上，R1电阻功率消耗会比较大功率余量不可太小。
Q1,R1,ZD1,D1组成稳压驱动电路，使稳态驱动电压不超过20V,为了保证器件可靠性，ZD1最大不超过18V，最小不低于10V。
Q2,R3组成正向导通开关，为了减小线路损耗，这里使用了耐压-40V的PMOS，要求不高也可以用PNP三极管代替。开启电压受PMOS最小导通电压限制。驱动反向时Q2关闭为C1提供倍压能量。
Q3,R1,ZD1,D1,D3组成关断，嵌位，限幅作用。再次保证C1倍压驱动幅值不超过20V的通用器件驱动电压，Q3,R1组成电压嵌位电路，Q3,ZD1,D1组成稳压电路，D3为倍压驱动嵌位偏置二极管。
R3为驱动电阻，调整驱动速率。
驱动情形1，（倍压加速整形驱动，驱动上升沿）
变压器输出正向脉冲，极性上正下负，C1存在能量时，极性为左负右正，C1两端电压+PT1的正向电压形成倍压驱动，电流分支主要有I1,I2,I3这3条支路，I3支路使Q2开启，I2支路使Q3嵌位电压等于倍压电压，I1为驱动电流，最高嵌位电压受D3,ZD1,D1限制。
驱动情形2，（驱动保持嵌位）
变压器输出正向脉冲，极性为上正下负，电流支路主要通路还是3条，此时C1能量放完极性方向改变，I3为Q2开启提供偏置电流，I2为Q1提供导通电流，I1为工作驱动电流，此时实际驱动电流为I1+I2。驱动电压为变压器输出电压-Q1-Q2-R2的总压降，最高输出电压被嵌位约为ZD1+D1正向压降。
驱动情形3，（驱动下降沿）
驱动关闭阶段，驱动变压器极性反转为上负下正，I1为C1提供倍压能量，I2,I3为Q3提供偏置电流，Q4导通为I4形成电流回路，加速驱动关闭。
说明：整体电路未进过实验证明，理论分析应该可行，具体应用前最好经过调试优化至最合理的参数值。
|
|
|
| | | | | | | | | | | 驱动再次优化，节省2只二极管，R1上没有倍压损耗。
|
|
|
| | | | | | | | | | | thl 提供的这个电路与我是有很大差异。我们只是探讨，实际应用可以去验证。
1 正向时，Q2看成是饱和导通，经C1 R2加到GS. R1位Q1提供偏置稳压，幅度超出稳压管时回路有100欧压降的电流损耗，设计时可以提高稳压管，thl已经提示过。Q3也是关闭，但由于有R1 100内阻关系,没有电容速度快，Q3开通或关闭时总会在速度上有轻微损耗。优点是把幅度稳压在稳压管的基础上，C1的电容容量远远大于MOS管的结电容，很快能让GS到到高电位，C1两端几乎没有存在电位差，加上Q1导通提供的直流源，满足大占空比调宽幅度不衰减。
2反向时，A点电位由于100欧姆压降，Q3不会快速导通（总有点斜线下滑），GS能量在这个斜线下滑有少量流回T1次级回路。非常微小的损耗不算什么。
但GS能量经R2 Q2体二极管 C1，超前于Q3导通，部分流回T1次级回路，有加点驱动损耗的嫌疑（具体经过验证会有结果），
误区：别认为C1反向区间有回收GS能量充电，如果C1有充电的话，正向期间GS会受到倍压的幅度危险。Q3反向期间是导通的，C1这么会充电(接收能量）呢?
总结：反向期间，GS能量不能流回T1次级回路，必须由Q3全部释放。，如果回流到变压器次级，变压器初级释放电流会增大，这样就有损耗，和1/2的100%占空比幅度的衰减。
|
|
|
| | | | | | | | | 首先感谢THL热心参与和提供了另驱动资料并详细讲解。不过我在这里在说说我的看法。
首先提醒一下：这是个（初级）单驱动，单输出的驱动单元。与（初级）双驱动是不一样的。
1：当正向时（红色），15V能量传送到次级，Q1 Q2截止（必须100%截止，要不就会损耗），由于有C1 C2提供Q1Q2 B级电位时刻保持与E极同电位或高出。
那么图绿色区域没有电流流向0地，可以看做GS极正向的整流二极管，C1C2两端是没有电流回路而没电流流过的，只有保持两端电位不变。就没有正负说法。
2; 反向时，C1C2瞬间电位不变，加速拉低Q1Q2 B极电位，Q1Q2迅速饱和导通，把GS 15V的能量对地释放，有D1D2单向存在，GS能量没有流向T1的次级，因为Q1的导通，也可以GS能量对C2回收充电的机会，（如果C2被充电了，到下个周期正向来时，GS的电位会被倍压提高，超出15V了，这就更坏事了，这就是个误区。）。所以绿色区域看成是对GS短路释放，又隔离和GS与T1的回路，这就是整个电路的没有参与正向期间的损耗。和反向期间给初级驱动带来负担等优点。
3 ：R3可以不用，省略了D1要把C2电容的体积容量放大点，不然的话正向电流全部经过C2，小封装贴片会发热，加D1后，C2就是个提供Q2的电位保持和开通的加速，小封装贴片就可以了。整个电路都可以用0603小贴片，只有Q2必须要足够功率。
4:thl 说C2对Q2的威胁稳定是错误的，C2两端是不存在电位的，PNP管B极电压高于或等于E极，只要不超过耐压，PNP管是关闭截止的，反向期间C2两端也是同电位下降与Q2导通时并存关系，没有存在E极到B极的电压电流差。EC结有快速拉低释放GS能量为0，Q2这么会危险呢？又是误区。
我们再看看这个电路，
正向时，C1有于对D1回路充电，D1二极管是固定压降，因此C1有充电，GS还是0V-0.5V MOS不导通关闭,
反向时, C1两端电位不变，GS结电容因为很小，很快被充满，C1正压+15V被拉到底0V。C1负端0.---0.5V也被拉低于15V电位差, 产生负压（-15v），GS的到-
负-15V，而导通。
说明电容的充电必须要有足够时间和电流，因此，上面的两种驱动电路的电容C1 C2没有条件收回充电，都被GS 的 Q 短路了。
|
|
|
| | | | | | | | | | | 早前的电路，我仿真发现上电初期驱动幅度不够，是逐渐上升到正常幅度的，你可以试试看实际有没有这类问题。
|
|
|
| | | | | | | | | | | | | 什么问题，我都一直在我自己开发各类电源上生产使用。这还用疑问吗？
|
|
|
| | | | | | | | | | | | | | | [size=18.0180187225342px]你好，请教下变压器及隔直电容如何设计？多谢
|
|
|
| | | | | | | | | | | | | | | | | 这就靠平时经验积累吧。 隔离变压器绕法最好采用三明治绕法， 驱动部分供电12-18V范围 ，变压器砸比跟随变化， 波形幅度控制在15Vp-p为佳，
对砸数：电感量控制在500-1000NH 不能有气隙， 隔离电容体积选择大点， 容值取104-474之间。
|
|
|
| | | | | | | | | | | | | | | | | | | 隔离变压器绕法最好采用三明治绕法
你这里的三明治是吧驱动初级放到中间,而上管驱动线圈放到最里面,下管驱动线圈放到最外层吗,
|
|
|
| | | | | | | | | | | | | | | | | | | | | 初级分2对半匝数，放在最内，与最外层，次级放在中间。注意耐压问题
|
|
|
| | | | | | | | | | | 关于楼主的第2点，我认为在绕组电压反向也即MOS关断时C2上还是会有电压的（下正上负）。
因为：绕组电压反向，右侧的三极管便会导通，此时三极管的c极、e极电位基本相等，而三极管导通也意味着Veb约为0.7V，因此可认为b点电位为仅比c极电位低约0.7V，而绕组两端的反向电压不就加在了电容C2两端吗？
理解有误的地方还望指正。
|
|
|
|
| | | | | | | | | | | 下半年忙到头，最后几天才有心情静下来看帖。从头看到尾，收藏了
|
|
|
|
|
|
|
| | | | | | | | | 很感谢耐心为大家分享，具有创新性，加快驱动电路，能够提高对整个电路的启动速度。
|
|
|
|
|
|
| | | | | 整个电路D2最关键作用，它既能阻断反方向通道，又可以阻断反方向时MOS 的gsV电流对Q2的线性关闭。
楼主，有空请解释一下这句话 |
|
|
| | | | | | | 楼主，假如初级采用正激式驱动变压器驱动，而不是用串电容型的，请问一下次级的电路应该怎么改？我在Q1加了个电阻接地，去掉C2好像实测效果还可以，就是驱动电流有点大....
|
|
|
| | | | | | | | | 电容是加速用的，下部加了电阻形成分压，Q1就不是开关状态。损耗就大了，
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 感谢分享。
图中的二极管用4148有点小，大功率应用场合改用肖特基更合适
|
|
|
| | | | | 反复看了两遍，搭了电路进行仿真。隔直电容在PWM突然关断时会有较长时间的驱动电压，不知楼主实际上是如何避免的呢？ |
|
|
|
|
| | | | | | | | | | | 仿真与实物估计有差异吧， 这个隔直电容与半桥电路的隔值电容意义是一样的，不过不能太大，104-224，
|
|
|
| | | | | | | | | | | | | 这个电容，见过用100nf，也见过用10uF的  。如图片，设置在0.992ms处PWM突然被关闭，但后面依然起了几个凸波，不知楼主这个驱动线路实际上有没有碰到过这种情况。
-
PWM突然关闭波形
-
仿真图
|
|
|
| | | | | | | | | | | | | | | 图腾组前的电压放大极，关的速度太慢了。你仿真的频率是多少？
|
|
|
|
|
|
|
|
津公网安备 12010402000296号