|
|  |  | | | | | 很小，应该在微亨级，共模电感磁通相互抵消，测的是差模成分。
|
|
|
| |  | | | | | | | 楼上两位都错了。我们知道共模电感的绕法有两种，1 双线并绕，2 两组线圈分开绕。
1 双线并绕
2 两组线圈分开绕
正确的答案应该是10mH，下图所示。一楼所示的测量和如下测量一致。如仍有怀疑，可找个电感测量一下便知。
|
|
|
| | | | | | | | | | | 两种绕法有何特点？
1 双线并绕
2 两组线圈分开绕
因此要根据实际应用情况选择绕法。
|
|
|
| | | | | | | | | | | | | 这跟两个电感并联有什么区别？为啥不能理解为两个10mH的电感并联呢？
|
|
|
| | | | | | | | | | | | | | | 可以理解成两个电感并联，事实上就是两个电感并联，计算结果和测量结果是一样的。
|
|
|
|
|
|
|
| | | | | |  | | | | | | | | | 两个电感并联电感量减半是指两个独立的电感，绕在一个磁环上有互感，有共同的磁路。
|
|
|
| | | | | | | | | | | | | 你好，请问耦合电容大小有何影响？关于两种绕法有具体应用案例说明吗？ |
|
|
| | | | | | | | | | | | | | | 耦合电容大则干扰噪声容易通过电容耦合过去，也就是说滤波效果变差。没什么具体案例，通常采用分开绕。
|
|
|
|
|
|
|
|
| | | | | | | | | | | 其实道理很简单，就是：对于一个磁环，你是用一股线去绕还是双股并绕，其实电感量和你的绕线股数没有关系，
只和你的绕线圈数有关。
|
|
|
| | | | | | | | | | | | | 这个道理应该大家都知道，只是把线圈分为两边绕以后会使人觉得困惑。
|
|
|
| | | | | | | | | | | | | | | 那还是这个图，一边20mH，一边10mH，最后结果是多少呢？ |
|
|
|
|
|
| | | | | | | Au9670智能整流器，不用VCC绕组，不用Mos，没有外围器件，工作模式CCM，DCM，CRM，支持到120W 鑫金微半导体诚邀代理商，原厂网址www.ausemi.com
|
|
|
|
|
|
| | | | | | | | | 绕法相反虽然磁通是0.但电感值是不为0 的。应该是20mH
|
|
|
| | | | | | | | | | | 楼上几位都错了，正确的答案L=40mH。如下图，按右手法则已标上电流方向和磁通方向，从图中可以看出两个线圈的磁通的方向是相同的，也就是说磁通是增加的不是相互抵消。
根据磁环电感量计算公式
式中：N = 圈数， Ac = 截面积， 分母 Mpl = 磁路长度。
注意 N 有平方的，一组线圈的圈数是N， 则两组线圈的圈数是 2N，将2N代入到公式中分子有 4N²， 也就是说电感量为 4 倍。本例则为 40 mH。
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 总得说说磁路变长的道理吧，如果仅仅是“认为”，那么怎么理解你说的磁路变长呢？磁路的长度也就是磁环中心的周长，如何能变长？
|
|
|
|
|
|
|
| | | | | | | | | | | | | 简单来说，这个相当于两个10mh的耦合电感异名端相连，L=L1+L2+M=40mH，M是互感，等于2*(L1*L2)^0.5=20mH。
楼主从电感的定义推导，更加深刻
|
|
|
|
|
|
| | | | | 大神，问两个EMI问题
问题一：光伏逆变器交流侧的EMI滤波电感大家有并联使用的么？有啥好处呢？
是过流的原因么？
问题二：
为啥交流侧的EMI滤波电感要躺在PCB上，而不是立在PCB上么？
是空间限制的原因么？
|
|
|
| | | | | | | 关于问题一，滤波电感并联除了能增加电流能力以后想不出还有什么作用。最好有什么实例才能具体分析。
问题二，滤波电感水平安装应该是为了增加耐冲击震动等，垂直安装也有的，下图是一种光伏电源的滤波电路的实物，其中电感是垂直安装的。
是这家公司的产品
最好还是能有实例，才能具体分析。
|
|
|
| | | | | | | | | 这种电感躺着安装就是固定好。或者点胶了。
否则容易感值不对引起电路工作异常。
|
|
|
|
|
|
|
|
|
| | | | | 再看看这样测量得到的电感量应该是多少？这样测得的是什么电感量？
|
|
|
|
| | | | | | | | | 说得不错，理想状态下就是 0mH。
实际共模电感总有漏感、或差模电感成份，因此按此连接测量得到的数值就是漏感或者叫差模电感。
共模电感中漏感和差模电感是一回事，可以称漏感也可称差模电感。一般做得好点的漏感在1-2%左右。
但有时候会特意将差模电感和共模电感做在一起，这时候的差模电感量就按实际需要做了。
|
|
|
|
|
|
| | | | | | | | | 可以啊，上文不是说了吗用这种方法测得的电感量就是漏感。
|
|
|
| | | | | 共模电感的这个符号应该很常见吧，但是符号中的的 “Z” 一样的符号该怎么读？估计很少有人知道。
|
|
|
|
| | | | | | | | | 共模电感符号用 Z、用 = 都有，也有用 O 的。 |
|
|
| | | | | | | Z= Zorro （佐罗），很厉害的一个人物。共模电感也叫 Zorro 电感。英文中共模电感的叫法比较长 Common Mode Choke，或 Common Mode Inductor，也称 Zerro Inductor，有时简称为 Zerro。
举例： Fairchild 的 关于滤波器的文章中也是这么用的，如图：
原文：
AN-4145 Fairchild.pdf
(605.41 KB, 下载次数: 920)
|
|
|
|
|
|
|
|
| | | | | 共模电感会饱和吗？答案是非常难饱和，通常情况下无需担心饱和问题，为什么呢？我们先来看看差模电流流过共模电感的情况。如图，差模电流电流电感时其磁通是相互抵消的，也就是说，在磁路里基本没有磁通产生，差模电流流过时没有阻力，没有损耗，简单说，一个额定电流5A的共模电感流过100A的差模电流也不会饱和，当然前提是导线够粗。
|
|
|
| | | | | | | 共模电流的情况相对复杂一点，百度了一下发觉都是抄来抄去，都是笼统的说阻抗增加，但并没有说明为何阻抗增加，基本没什么参考价值。
我们按如下方法分析一下：
假设一对共模电流流向如下图所示，两个滤波电感各自独立，没有磁通上的联系，这样能不能滤波共模电流呢？当然也能，相当于差模电感，各自为战，效果差一点。
于是我们讲两个电感合二为一，如图，这样会发生什么情况呢？
显然，流过L1的共模电流和流过L2的共模电流产生磁通相互叠加，总磁通增加。L1和L2除了自感以外还有互感，L1的电感量除了本身的电感外还要加上L2的互感，反之L2也一样。
这样情况又要分几种：
1）L1的磁通会使L2产生互感电动势，互感电动势的方向总是要阻碍磁通的增加，于是在L2中产生和共模电流方向相反的电流，L2的共模电流被抵消，反之，L1对L2的互感电流也是与L1的共模电流方向相反，也就是说L1的共模电流被抵消。如下图所示，L2中的互感电流与L2的共模电流方向相反的：
评分查看全部评分
|
|
|
|
| | | | | | | | | 2）电感量计算，如图：
根据自感公式：
则L1的有效电感为：
设：
于是有：
即共模电感量为绕组的两倍。
对于差模电流有：
于是，差模电感
即：
也就是说差模电感量为0。
|
|
|
| | | | | | | | | 针对楼主的这个问题 专门还看了看共模电流和差模电流的定义 
|
|
|
|
|
|
| | | | | | | 等等，此图到底说的是共模还是差模。我有点听岔的感觉 |
|
|
|
|
| | | | | | | 共模干扰来之何处？共模干扰的频率如何？1MHz以上还是5MHz以上？如图：
共模干扰由MOS管的高di/dt引起，经过变压器间的电容Cp或杂散电容C2传到副边，以Cp为主，C2基本可忽略。我们知道Cp很小，因此能传到副边的干扰频率一定很高，低频干扰信号过不去，因此EMI测试中的高频部分基本就是共模干扰。究竟多少MHz与变压器的结构有很大的关系，层间电容大了则可能1MHz的共模能过去，层间电容小了，则只能是更高的频率能过去，比如5MHz以上。
|
|
|
| | | | | | | | | 楼主，共模电感的磁芯是怎么选择的，有的用UU，有的用磁环和ET，磁环的大小，还有磁导率是选择5K,7K,10K还是12K或者其他，有什么讲究？ |
|
|
| | | | | | | | | | | 磁芯形状首选磁环，AL（(µH / 100 turns）值高，磁环比较安静（不会有机械振动噪音）并且辐射小，缺点是绕制麻烦，安装不便。磁环的大小以绕得下即可，但较小的磁环要得到较大的电感量会增加圈数（有效截面积小了），圈数多了导线互相重叠电容会加大。磁导率越高越好，较少的圈数可以得到较大的电感量。 |
|
|
| | | | | | | | | | | | | 有看到文章介绍，针对辐射选择5k或7k的，针对传导选择12k或者15k的。楼主对此怎么看？ |
|
|
| | | | | | | | | | | | | | | 我觉得应该是材料的选择问题，铁氧体通常有两种， MnZn和NiZn，MnZn的磁导率高，但工作频率低，适合30MH在已下，NiZn工作频率高磁导率低，适合高频，高可以搞到GHz。如下表所示：
|
|
|
| | | | | | | | | | | | | | | | | 磁芯材料的选择很有讲究，除铁氧体外还有硅钢片，铁粉，铁硅铝，非晶超微晶，坡莫合金等等，每个特点都不同。
|
|
|
| | | | | | | | | | | | | | | | | | | 非晶 超微晶应该是两种材料吧？这两种材料做共模电感也有，不过实际使用不多，一是价高，二是市场上这类材料供应较成问题，也就是说交货期长。但这两种材料的好处也是显而易见的，是要是 u 值高，工作温度高。其他几种材料是否常用来做共模感不太清楚。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 一般民品用到非晶超微晶和坡莫合金的不多，但是军品几乎都有用到。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 这是有可能的，因为军品不计成本，只要性能、质量和可靠性，其中可靠性应该是占第一位的。 |
|
|
|
| | | | | | | | | | | | | | | | | 实测过纳米晶的频率阻抗曲线，低频与非晶相当，高频比镍锌要强。就是贵。
|
|
|
| | | | | | | | | 由此可见，变压器的绕制对EMI有不可忽略的作用，并且需要在漏感和绕组电容中折中考虑，漏感小了则初次级的电容一定大了，初次级的电容小了则漏感大了，初次级电容小则有利于抑制共模干扰，但漏感大了会在给原边的MOS管带来压力。
如何既能减小原付边电容又保持漏感小呢，目前看来=只有一个办法，在原付边件加屏蔽。简单说，在原边和付边之间一圈不到的铜箔，铜箔不可绕满，不可重叠，留1mm左后的空隙。实测效果不错的，但变压器绕制就复杂了。
有兴趣研究原付边加铜箔的理论可下载附件看看。（英文）
_Yang_Y_T_2014_Transformer Shielding.pdf
(3.01 MB, 下载次数: 1116)
|
|
|
|
| | | | | | | | | | | | | 其实掌握上述原则即可，即不要绕满一圈，留一点缝即可。当然屏蔽层不能忘了接地。
|
|
|
| | | | | | | | | | | 多谢楼主的资料；虽然是英文的，但是比较深入，讲解了Flyback\PFC\LLC几个拓扑的噪声传导路径，还运用了仿真并结合实际测试，值得学习
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | 变压器的绕制对EMI有不可忽略的作用，并且需要在漏感和绕组电容中折中考虑，漏感小了则初次级的电容一定大了，初次级的电容小了则漏感大了 楼主这句话不太明白 有说下的吗
|
|
|
|
|
|
| | | | | | | 请问：1. 这个“大地线”符号，是市电的黄绿色线接到供电端变压器副边哪里？是供电变压器的副边直接用根铁棒插到地下的吗?
2. 共模、差模信号引起的干扰：可以直接理解成 L，N线与大地之间分别等效为两个电容，L，N线中的电流变化时会对这个等效电容充放电，这样在L，N线之间或者是对地之间出现电压的波动吗？
3. 若使用变压器将原，副边隔离，那么副边的共模，差模干扰如何理解呢？
|
|
|
| | | | | | | | | 1） “地” 表示参考点，也可以理解成市电中的黄绿线，但很多电源只有LN线，并无黄绿线，也就是没有接地线，这不影响判断共模、差模。以“地”为参考， L N 线中的干扰电流方向相同则为共模，同理，方向相反则为差模。此处的电流不是指工作电流，而是干扰电流。
2）这样理解不太对，参考1）。
3）变压器左边的差模干扰不会跑到变压器的右边，共模会通过变压器的绕组电容耦合到右边，因此开关电源输出端如有干扰基本上大部分都是共模干扰。
4）滤波器是双向的，不是仅滤除电源进来的干扰，主要是阻止电源内部的干扰跑到市电中去。
|
|
|
| | | | | | | | | | | 谢谢，也就是说都是以“大地”为参考点来看就对了，
另外变压器副边输出端的高频纹波电压中，若是用示波器观察，如何判断哪一些是因为共模干扰导致的呢？直接用表笔量输出参考负端的电压波形看做干扰可以吗？（示波器供电线的大地线没接）
若是将示波器供电线的大地线接上呢，但是这个大地线上也是有寄生参数的，这个正确吗
|
|
|
| | | | | | | | | | | | | 这么说吧，示波器上看到的上下对称的干扰波形都是共模干扰。如图所示：
或者这样
|
|
|
| | | | | 我们来认识一种新的电容，其实也不是新的只不过估计很少有人知道，很少有人用。
如图，称为 Feedthrough 电容，专门用于EMI抑制电路，其抑制高频干扰效果相当好。
其内部等效结构如图
其在电路中的符号为：
其特点为，低ESR，低ESL，高谐振频率，因此专用于EMI抑制。
其参数等详细资料可网上搜索厂家的说明书。
|
|
|
|
| | | | | | | | | PCB实际PCB图没有，但以下的图应足够能说说明这个电容。
从上面的做图可以看出这种电容的内部其实是导线（实际有电感），导线外面通过做成电容形式，并把电容一端接地，因此低频或直流信号完全不受阻，但高频则会通过电容接地。由于该电容没有引脚，因此ESL（等效串联电感）很小，这个至关重要。
|
|
|
| | | | | | | 低ESR电容未必好，这一点在微波杂志中有篇文章详细论述了，主要是由于低ESR，导致的高q值，会使滤波电路振荡，文中为了降低谐振，特意在电容上串了电阻
|
|
|
| | | | | | | | | 你我讲的不是一件事，我这里讲的是EMI滤波，你说的是电源输出滤波。我提到的feedthrough电容容量很小，针对的是兆赫兹以上干扰，你讲的纹波滤波电容容量很大，针对的是仅数十KHz的信号。
即便是电源滤波，低ESR也肯定是好的，滤波的效果和ESR有极大的关系。低ESR电容滤波电路会使滤波电路振荡的讲法可能不太对，对一个系统来讲Q值大于0.5才会振荡，Q值并不由ESR单独决定，和容量也有关系。通常来讲，过低ESR的电容会使环路不稳，但这种过低ESR的电容理论上有，实际很少，一般的高频低阻电解电容的ESR都嫌大，只有钽电容ESR会比较小。
|
|
|
|
| | | | | | | | | | | | | 可能没有理解你说的是哪一类滤波，ESR太小是引起谐振的一个因素，总体来讲应该是系统的Q值太高（由电容和回路中的电感比如PCB的走线组成）使得LC谐振，其不良后果会将噪声放大。
|
|
|
|
| | | | | | | 有必要说明一下为什么电容的谐振频率要高。
如图，所有电容的ESR和阻抗曲线都有相似形状，只是ESR或谐振点的位置不一样，图中谐振点左面电容呈容性，即具有电容的特性。但是工作频率高了以后，电容的容性越来越小，过了谐振点后，电容的容性便消失，于是电容变成了电感。可想而知，本来在电路里放了一个电容，结果变成了电感，那是什么后果？
|
|
|
| | | | | | | | | 是的，与频率有极大关系，电容会变成“电感”，电感会变成“电容”，楼主讲的非常好，请继续
|
|
|
| | | | | | | | | | | 问题来了，这种电容能过多少电流，多少耐压，如何能符合安规要求？ |
|
|
| | | | | | | | | | | | | SMD只是其中一种，有大功率的，20A-50A，至于是否满足安规那要看怎么应用了，在低压端肯定是没有问题的。
|
|
|
| | | | | | | Johanson Dielectrics有种叫X2Y电容，与楼主说的三端滤波器有点类似。这玩意总的来说就是减小了ESL，特别是应用到DC有刷马达上的滤波，效果不错
|
|
|
|
|
| | | | | | | | | 回复是正常的，昨天一天，消息提示没有的，点进来看了以后才知道有人跟帖。呵呵，有人要开玩笑啊。
|
|
|
| | | | | | | 前辈您好，想问下为什么大家都把Y电容放在共模电感的右侧，如果放左侧是否会使得开关电源内部产生的噪声对输入母线端的共模噪声抑制的更好呢？另外还有个问题就是我设计一个20kHz的LLC电路，那么其共模滤波器的截止频率一般取到多少呢？是2kHz还是15kH呢还是一个别的什么值？感谢感谢
|
|
|
| | | | | 共模滤波器和差模滤波器对差模信号滤波效果对比，
差模滤波器在滤出叠加在信号上的噪声后导致波形失真。
但使用共模滤波器滤出信号上的噪声后波形没有失真。
因此，对于数字信号如有噪声需滤除采用共模滤波器比较合适。
|
|
|
| | | | | | | 这幅图好形象啊。信号是不是都得用共模滤波呢？否则信号会失真。
|
|
|
| | | | | | | 应该是吧。一般数字信号比如差分信号，如果有干扰则最好的办法是采用共模滤波电感。
比如如下电路
有这种干扰，则采用 差模滤波电感是最好的办法。（此处写错了，应该是：这种干扰，则采用 共模滤波电感是最好的办法。）
|
|
|
|
| | | | | | | | | | |
通常采用以下四种滤波器，这四种滤波器是典型的滤波器，一定要知道的：
巴特沃斯（Butterworth Filter）、贝塞尔滤波器（Bessel filter） 、切比雪夫II滤波器（Chebyshev filter）、椭圆（Ellipse filter）
|
|
|
| | | | | | | | | | | | | 这四种滤波器的特点是一定要知道的，是最经典的滤波器，各种资料中经常出现，如果阅读模拟电路滤波器也是经常提起的并使用的，
一、巴斯沃特滤波器（Butterworth filter），特点：顶部平坦，只有巴斯沃特滤波器是顶部平坦的。
二、切比雪夫滤波器（Chebyshev filter），特点：等高纹波
三，贝塞尔滤波器（Bessel filter），特点：
四、椭圆滤波器（Ellipse filter），特点：顶部纹波和底部纹波等高
|
|
|
| | | | | | | | | | | | | | | 模拟硬件滤波器和软件滤波经常用BW的多，这个典型特点是带内波动小，缺点就是衰减比较慢。
|
|
|
|
| | | | | | | | | | | | | | | 滤波方式基本类型：
以下几种滤波方式是一定要知道的：
特别要注意的是低通滤波器不是低频滤波器，其通带可以是几兆或更高，仅仅是因为其滤波的频率的低端所以叫低通，同理，高通滤波器也不定频率高，可能只有几十KHz而已，原因同低通滤波器。
|
|
|
| | | | | | | | | 第二幅图能详解一下么？差模滤波器那个。还有一个疑问，差分信号如果用同样的差模滤波，如果失真都是一样的是不是也可以 |
|
|
| | | | | | | | | | | 不好意思，刚发现写错了，应该是采用共模滤波。抱歉啊。
|
|
|
| | | | | | | 樓主，請教
如果共模噪聲是來自大環境，那我能隨機挑選兩根源訊號(來自同一chip的兩條訊號線，到另外同一chip的兩條訊號)，利用共模濾波電感做濾波，以降低失真嗎?
還是必須依靠傳統的設計概念，靠單獨的LC濾波器呢?
麻煩你了，感恩。 |
|
|
| | | | | 说滤波器就不能不说滤波器的阶数，谈到滤波器我们可能会听到或看到滤波器的阶数，那么什么是滤波器的阶数呢？我们看以下最简单的RC滤波器，那是几阶？
答案是：一阶，英文叫 First Order
那这种呢？
还有这种滤波器是几阶的呢？
答案都是二阶，英文叫 Second Order
这样说应该明白什么是滤波器的阶数了吧？ 简单讲，有多少个储能元件就是几阶，RC滤波器只有一个电容则是一阶，LC滤波器有两个储能元件则是二阶，与前后关系无关。
如下最常见的PI滤波器就是三阶的了
那么一阶、二阶、三阶滤波器性能上有何区别？
|
|
|
|
| | | | | | | | | 可以滤什么频段是电感电容取值问题，但不同阶数的滤波器还有更重要的特性，就是衰减信号的斜率问题，需要准备一下，稍后继续。 |
|
|
| | | | | | | | | | | 滤波器的阶数不同带来的带内波动不同，同时滤波器衰减程度不同，阶数越高衰减的越快，滤波器效果越好，但电路就复杂了。
|
|
|
|
| | | | | | | | | | | | | | | 衰减越快是越好，越接近阶跃信号的样子，但成本就增加了。或者软件处理就非常耗时了。
滤波器的阶数还是折中选择为宜。
|
|
|
| | | | | | | 我们先弄清几个概念：
1 十倍频，这个应该不难理解，从数轴上看，十倍频就是频率增加10倍，比如 2 到 20Hz 就是一个十倍频， 那么 50 到 5000Hz 是几个十倍频呢？
|
|
|
|
| | | | | | | | | | | 何公英明，的确是2。
50--500是 1个， 500-5000 又是一个，因此是2个十倍频。
|
|
|
| | | | | | | | | 我们以一阶和二阶滤波器的衰减曲线为例，见图
图中横坐标是频率，用对数表示，纵坐标表示增益，单位为dB，注意图中的圆点处，右面一条是一阶滤波器的衰减曲线，圆点从1 到 2 频率增加了十倍，从纵坐标中可以看到增益下降了20dB，通常称为10倍频程衰减20dB，左面一条曲线是二阶滤波器，不难看出10倍频程衰减40dB。
由此可知，滤波器每增加一阶，十倍频程衰减增加20dB，如下图所示。
小测验：两个电感，圈数一样，直径一样，但绕制的长度不一样，哪个电感量大？
|
|
|
|
|
| | | | | | | | | | | | | | | 猜想去掉一截，相当于一个小一号的磁芯，这样电感量就减小了，所以猜想结论：去掉一截后，电感量减小了。
|
|
|
| | | | | | | | | | | | | | | | | 小一号磁芯电感量会变小好像不太对，我们知道磁环的电感量计算公式为
式中N为圈数，Ac为截面积，Mpl 为磁路长度，其他量不变时小一号磁环磁路长度变短则电感量会变大。因此你的理由不成立吧？
|
|
|
| | | | | | | | | | | | | | | | | | | 正在补习开关电源中的磁性元器件，等我几小时再来回答。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 楼主你这个帖子开的比较好。学习了。
同样给楼主补充一个矩形线圈电感计算公式，大家参考下。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 虽然不太理解这个矩形线圈是怎么样的，但还是谢谢你的热心。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 截去一段相当于气隙增加，也就是磁力线在空气中部分变长了，总的磁路长度我觉得没有变 |
|
|
| | | | | | | | | | | | | | | 问题：你买了一批工字磁芯（或磁棒）要加工成1mH的电感，需要绕多少圈如何计算？
|
|
|
| | | | | | | | | | | | | | | | | 工字磁芯或磁棒做电感算是算不准的，通常的做法就是试绕一定的圈数（比如绕一层）然后测量一下电感量，算出每圈的电感量然后再按此算出总的圈数，由于内圈和外圈的直径不一样每圈电感量也就不一样，因此绕好后还得测量进行修正，有时厂家会给出有效磁导率，可参考，线圈在磁棒上的位置不一样（靠近磁棒中心还是靠近两端），疏密程度不一样电感量均不一样。
|
|
|
| | | | | | | | | | | | | | | 电感应该会变小。
截取一截，磁路不一定变短，反而可能变长，因为磁路总是沿着磁阻最小的路径，短磁芯能够提供的磁路，长磁芯都能够提供。
另外，截短后等效的磁导率也会降低，因此电感会变小。
|
|
|
| | | | | | | | | | | | | | | | | 电感量变小是对的，但楼主的理由应该不成立，截去一截，磁路一定变短，怎么会变长呢？
另外，可知公式中分母中的 l 指什么？
|
|
|
| | | | | | | | | | | | | | | | | | | 公式中的字母l是从安培环路定律来的：
检查了一下，之前自己说的不对。
Hl只跟电流和匝数有关，截去了磁芯，Hl是不变的。
再回到电感的计算公式：L=N^2 × 磁导
磁导的计算为：B*A/（H*l）
此处的磁导是整个磁路的磁导，包括磁芯部分和空气构成的磁回路。
H*l没变，主要看B*A有没有变。
B是等效磁感应强度，A是磁芯截面积。
磁芯截去一段后，等效的磁感应强度B应该会减小。
如果磁芯相对于绕线的部分多出来长度的很长，截一小段应该也没有太大影响吧。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 你写的这个方程好像不是叫安培环路定律吧？
其次你还是没有讲到这个 l （小写的L是什么），按上述方程，这个 l 好像是周长，如果是则肯定不对了。
还有啊 L=N^2 × 磁导，这个公式哪里来的？肯定不对的
您说“磁芯截去一段后，等效的磁感应强度B应该会减小。”，这个什么道理？是猜想？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 你没写出你认为对的东西，也没有告诉我不对的原因。不知道是你的认知远超于我，不屑于写，还是其他的原因。
我还是把我“错的”东西解释一下：
1. 关于我贴的安培环路定律的公式，如果和你看到的不一样，建议百度一下“磁介质中的安培环路定律”。
2. 关于字母l(小写的L)，贴的公式里面有这个量，看公式反而更好理解一点：磁场强度（H，注意不是磁感应强度B）矢量对闭合曲线 l 的积分。l就是任意一条闭合曲线，曲线中包围N匝导线流过的电流。不知道你说的“周长”是不是这个意思。
补充：看了上面的回帖，此处的 l 可以狭义地理解为磁路，即你给出的公式中的Mpl，此处的 l 为磁棒的一部分以及空气构成的闭合曲线长度。
3. 关于电感的计算公式，如果你觉得不对的话，那岂不是否定了你自己前面的楼层（103楼）贴的公式，103楼的公式等号右边除去N^2的部分就是磁导。或者，你可以讨论一下磁导的定义。
4. “磁芯截去一段后，等效的磁感应强度B应该会减小。”是我猜想的，依据就是空气中的磁感应强度B远小于磁棒材料的磁感应强度，截去一截后，等效的磁感应强度会减小(我也指出了特殊情况，就是磁棒非常长时，穿过整个磁棒的磁力线会很少，因此截去边上的一小截也没有太大影响)。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 如果觉得我有些无礼我先表示一下歉意。声明绝无什么认为自己有什么比人高的认知，说真的，磁学公式也不是很熟悉，常常是要用的时候再翻一下，过段时间便又会渐渐淡忘。
至于为何没有更深的与你互动，你看一下106楼，我还在等这位兄弟发表一些见解，不然和你互动完了这位兄弟如何发表见解呢？可是这兄弟玩失踪啊。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 你看下121楼你说的 “ 公式中的字母l是从安培环路定律来的：” ， 123楼你说 “建议百度一下“磁介质中的安培环路定律”。这两者不同吧？
有磁介质的安培环路定律说的是闭合磁环中的磁场强度。如图，我们讨论的是磁棒，这个公式不适用，再说了求出H有何用呢？
3） L=N^2 × 磁导，这个公式的错误是显而易见的。没有任何电感可以用这个公式计算电感量。这个公式计算电感量似乎与材料的形状尺寸均无关系，这肯定不对的。
磁导率
u = B/H，或者 ：
除此以外不知还有什么关系。
103楼的公式也是对闭合的磁环计算电感量的公式，这不是我发明的，书上都有，但不适合计算磁棒的电感量。
至于你说的“磁芯截去一段后，等效的磁感应强度B应该会减小。”，说实在的不太理解。
还有你说 “就是磁棒非常长时，穿过整个磁棒的磁力线会很少”，这个又是为什么？怎么理解？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 你理解不到位，还不太谦虚，也不讨论，直接给别人下结论，说直接点挺讨厌的。
建议不要死记硬背公式，稍微理解一下公式。
你查到的空气中的安培环路定律，两边都除以空气的磁导率u0，就不认识了？
况且大部分涉及到电磁学的资料里提到安培环路定律都是我贴的公式吧，这个先不讨论了。
我忍不了的是 “ L=N^2 × 磁导，这个公式的错误是显而易见的。”
哪里来的自信。你先去查阅一下磁导的意义，有最基础的共识才能继续讨论下去。
“这个公式计算电感量似乎与材料的形状尺寸均无关系，这肯定不对的。”
电阻跟材料的形状尺寸有没有关系？电导是电阻的倒数。
磁阻跟材料的形状尺寸有没有关系？磁导是磁阻的倒数。
如果你把磁导认为是磁导率。那我可以理解，但也麻烦您能认真一点。
另外我还得说一句，真怕你不知道又要问：对于闭合磁芯，磁导=磁导率×横截面积/磁路长度，即你贴出来的L计算公式都是由这个基本公式推导出来的。顺便帮你推导一下你103楼的公式：
L=N^2 × 磁导
= N^2 × 磁导率× Ac/Mpl
= N^2 × u× u0× Ac/Mpl
真空磁导率u0=4 × pi × 10^(-7) H/m
对比一下你103楼的公式。
偶尔回下感兴趣的帖子，无意怼人。论坛上打的字又不是发学术论文，肯定有不严谨的地方，麻烦您有看不明白的，可以问，不要因为自己的无知就说，“这肯定是不对的”。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 满满的自信而且脾气挺大哦。
H和B就差一个u0吗？不要混淆定理和公式的对应关系。如果觉得自己错了请纠正一下。
关于 “ L=N^2 × 磁导，我再强调一下这个公式是错的！
不是公式本身错是你引用错，请不要忘了我们讨论的绕线磁棒电感量。
如果这公式能正确计算出电感量那么我们讨论的这个主题也就没有了。你后面一大段话都是围绕此公式，因此就不回复那些说教了。
磁棒电感量的计算通常都用以下公式：
L = N^2 * AL, (AL 通常由试验所得或工厂给出）
你理解不到位，还不太谦虚，也不讨论，直接给别人下结论，说直接点挺讨厌的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | M的意思是磁介质的磁化强度，反应的是磁介质的导磁能力。
你贴的第一个式子，没有磁介质（真空），即M=0；如果你认为M不是零，那说出你的理解吧。
“关于“ L=N^2 × 磁导，我再强调一下这个公式是错的！
不是公式本身错是你引用错，请不要忘了我们讨论的绕线磁棒电感量。”
大师措辞果然严谨，一开始是 显而易见是错的，肯定是错的。现在是引用错了。好的。
然后您有给出了 L=N^2 ×AL
这个才是对的。那意思就是AL肯定不是磁导。
学习了，希望大家也多多向学习大师。共建和谐电源网！
我写的被屏蔽了，请把这条也屏蔽吧，没意见。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 不知道你写的什么被屏蔽了？大家讨论不必计较谁对谁错。前面那些公式中 磁路长度 L（用大写表示比较容易看）都在分母中，磁棒越短则磁路越短应该是电感量越大，但现在是相反的，磁路越短电感量越小，因此这个公式不适用，总有什么地方不对劲了。
另外不要称我什么大师，不知是讽刺我还是给我戴高帽子。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | “磁棒越短则磁路越短应该是电感量越大”
你认为磁路仅仅指的磁棒的长度？磁路至少是个闭合回路。空气也有磁导率，也要导磁。空气中的那部分磁路呢？
上午我回帖的时候，我之前回的帖子被屏蔽了，可能版主大人觉得我不河蟹。我正在努力把发言改河蟹一点。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 磁棒越短磁棒的磁路＋空气磁路是不是越短？一旦有了气隙计算就不是那么简单了，需要计算有效磁导率。你能算出磁棒+空气的有效磁导率吗？算不出的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | "磁棒越短磁棒的磁路＋空气磁路是不是越短？"
不是。我之前的回帖也说了，磁路会找磁阻最小的路径，假设你无限制增长磁棒的长度，磁路也会一直跟着磁棒的长度绕远吗？不一定会。
所以在谈磁路的时候，不能脱离H和B，这也是提安培环路定律的原因。
定性地分析，增加了一段磁棒的长度，如果增加的这段磁棒长度对应的磁感应强度B比原来空气的大，因此，是提供了更小磁阻的路径。如果磁力线认为增加的部分绕远了，磁阻更大，它自己会选择原来磁阻更小的路径。因此，增加磁棒长度，磁阻只减不增。对磁导来说是只增不减。电感会增大。
减小磁棒长度，电感会减小。
具体到公式部分的分析我前面的回帖也写了，可能有错误，但也不是你之前指出的几点。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 最好用图来说明你的观点，磁棒加长怎么磁路就变短了？磁力线怎么就能从别的什么地方出来了？
一块永久磁铁棒是不是两头没有吸力啊？一个继电器的线圈中的铁芯加长一点是不是继电器就不能吸合啦？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 电脑里的画图软件只有画笔。根据你楼下的图改了个图，你要的“气隙”
“磁棒加长怎么磁路就变短了？磁力线怎么就能从别的什么地方出来了？”
磁力线从哪里出来都不奇怪。画的比较丑，能表达意思。
磁力线1的磁阻是最小的，显然走这条路的人最多；磁力线2的路要比1阻力大一些，但也有少部分人会走这条路，磁力线3简直就是弱智型的，非要走最难的路，虽然路难走，但也总有一两个人愿意尝试；当然还有一些地狱难度的路，可以想象出来就不画了。
你把磁芯截断一小截，对走1,2路径的人不影响，但原来走3的人在路被断掉后，再也找不到一条比原来的3更好走的路了，原来还能走磁芯的地方，现在只能走空气，想挤别人好走的路也挤不进去，1,2路径已经满员了。
反应在整体上，就是磁阻变大了，磁导变小了，电感变小了。
还有疑问吗？
磁路长短跟L有直接的关系吗？我可以说不管你增长或缩短磁芯，磁路都没有变化。因为我可以任意画磁路，你能说1,2,3中哪根磁力线不存在吗？
在谈磁路的时候，不能脱离H和B，否则没什么意义。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 气隙就是空气隙（air gap）这很好理解的。至于你这个磁力线理论我是跟不上了，我觉得你应该另外开一贴专门讲解。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 磁力线1,2为什么会半路杀出来呢？半路杀出来的是形成漏感的磁力线，很少的一部分，绝大多数的磁力线是走路径3
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 二位心平气和的讨论，这里的确是有问题的，上面公式是基于磁路闭合的环形磁芯给出的，上面的公式也是近似的给出的，因为没有将空气中的长度计算在内，给出该公式的前提，是基于大部分磁力线都分布在磁芯内部，对于相对磁导率很低的环形磁芯，该公式将不再适用。对于棒状磁芯，其磁路长度应该计算在空气中的长度，因为磁场是闭合的曲线，仅仅算棒状磁芯的长度的确是错误的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 其实145楼的 1 2 3 理论的错误是很明显的，这个只要看看收音机的磁棒天线线圈便知，如图所示：按照 1 2 3理论，这两组线圈是没有联系了。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 左右两边，脱离磁芯的磁力线应该走空气，由一端出发，回到另一端。其所走的路径积分取平均值将会是该电感的磁路长度。如果只看棒状磁芯的长度，磁力线不是闭合的。打个比方，无论是棒状磁芯还是环形磁芯，如果都换成相对磁导率为1的材料，其磁路长度又该如何呢？这种情况下不论你如何改变磁芯长度，感值都将不变，因为其走的路径是空气。所以说，电感计算公式
中的磁路长度l准确的讲，应该是磁芯内磁路长度与空气中长度的和。再进一步，按照你上面说的，减小磁芯长度会增大感值的设想继续下去，如果棒状磁芯的长度持续减小直至为0呢？按照上面的公式，当接近0时，感值无限大，这肯定不对嘛。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你在247楼和这楼的表述我看得很迷惑，不太明白你想表达的意思，我们先把问题简单化一点：对棒形电感你认为讲磁棒长度减小电感量是增加还是减小？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我的答案很明确啊，减小了，跟你118楼说的结果一样。不过你后面的说错了。磁路确实是增加了，因为棒状磁芯空气等效磁路无法准确计算，这里就用反推的思
路，既然电感减小了，绕组匝数不变，磁芯磁导率不变，磁芯截面积也不变，那么变量只有磁路是吧。既然你前面说感值减小，那磁路应该增加啊。可你后半句说的恰恰相反。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 首先电感量减小的观点我们是一致的，那么这个问题就没有争议。
下面你说的“磁路应该增加” 是什么意思？磁路表述磁力线走的路径，路径增加怎么理解？
你说我 “后半句说的恰恰相反”，后半句是什么可否摘录过来看看，否则又可能造成新的误解。
你提到的几个不变，说只有磁路变，我又不明白什么叫磁路变。
准确地讲是有效磁导率变，大部分的资料均提及有效磁导变，但变化规律非常复杂，以致只能用实验的方法进行测定。也有个别资料用了非常复杂的函数计算有效磁导率，说实话我也看不懂，估计很多仿真软件采用的就是这种非常复杂的函数的。
本帖关于这个问题的重点并不在于讨论诸如有效磁导率的问题，而是解释问题的实质而已，当然这个解释并不是我想象出来的，也是从资料上看来的。不但是这个问题，本帖中所有的问题都是各种资料上的，并无创新，归纳而已。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 首先，磁路的解释应该是磁力线所经过的路径。这点应该没有疑问吧。然后，据我的理解，楼主前面所讲的都是基于电感磁芯长度来计算磁路，这点如果理解有误，下面就不用看了。如果我的理解跟你表达的意思一致，那么为何你只计算电感磁芯长度呢？249楼的图中很清楚的表明了磁力线中的一部分是走空气的呀。如果这部分磁力线不做计算，那么电感的另一个公式L=总磁通/I，总磁通中既有磁芯上的磁力线，也有空气中的才对。
如果我的表达还不够清楚，那么环状电感开气隙的感值计算公式楼主应该很熟悉吧，下面截图是赵修科的《开关电源磁元件》中的。
还有，你139楼给出的文献中关于长径比和有效磁导率的部分，图中结果我不怀疑，但其中有个隐含的条件，就是直径为变量而非长度。为什么这么说，因为绕组与磁芯间的气隙才是影响有效磁导率最大的因素。实际测量也是如此，对于绕组和磁芯紧密结合的电感，增加磁芯长度所带来的感值很小，按照图中的曲线计算，以k=u/l表示，长度增加一倍，k值将增加1.5倍（图中所示曲线取点估值），感值也将增加1.5倍，虽然没有实物验证，但这里肯定错了。
用电磁场理论解释139楼中的文献部分，场随距离的增加呈现指数下降，绕组通电过程形成磁场，紧挨的磁芯受磁场激励有大量磁通出现。而磁芯远离绕组，到达磁芯的磁场将会因空间波阻抗而衰减，仅会有少量的磁通。如果磁芯紧挨绕组，变化的是长度，伸出去的磁芯仅仅是为紧挨绕组的部分磁芯提供一个低阻抗通路，并不会产生额外磁通。电感L=总磁通/I，总磁通与绕组的安匝和磁导率以及磁芯与绕组的距离共同决定。
所以讲，楼主在这里引用139楼的文献并不妥。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | - 你总是自顾自的说，对我的问题一个也没回应：“磁路应该增加”是什么意思？“只有磁路变” 是什么意思？ “后半句说的恰恰相反”，后半句是什么？
- 你说 “磁路的解释应该是磁力线所经过的路径，这点应该没有疑问吧” -- 当然没有问题啦，这不是256楼我对你说的吗？
- “楼主前面所讲的都是基于电感磁芯长度来计算磁路” -- 是磁路的长度不是磁芯的长度，是基于无气隙磁环的电感不是棒形电感
- 249楼的图是示意图，为了说明没有什么1 2 3 的磁路，请读一下图上的文字说明，请不要引用。
- 你引用赵的磁环计算电感这是非常错误的，磁环计算公式磁棒完全不同，因此也请不要用磁环公式来解释棒形磁芯。
- 139楼文献的结果没什么可怀疑的，所谓“有个隐含的条件，就是直径为变量而非长度” -- 呵呵，完全是无中生有哦，凭什么这么说？请参考164楼的仿真，并正确理解 Length / diameter ratio 的意思。差之毫厘谬以千里。
- 请不要试图用你的理论来解释139楼曲线，我认为你一定不具备解释这个曲线的能力
- 139楼是科学家实测的结果而非什么理论推导出来的，做曲线的科学家尚不能解释你来解释是不是有点那个啦？
- 棒状磁芯电感把磁芯截短造成电感下降的原因我已解释，我已说过是从别的文献中看来，不是自己发明。如果你认为不对你可以保留观点。
- 你结尾不知如何就得出结论 “楼主在这里引用139楼的文献并不妥” -- 我仍然不明白什么地方不妥？139楼就是讲的棒形磁芯，有何不妥？
另外我想说切忌用大段的文字描述问题和观点，我相信没人愿意看，太晦涩难懂，我是为了能与你沟通而反复读并尽可能的去理解你的意思，别人不会。
我在帖子中基本上都配以插图及少量的文字解释，站在读者的角度上写帖子，让读贴的网友一看就明白，一图胜千字就是这个道理。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 还有啊，你这段话完全是错误的： 绕组通电过程形成磁场，紧挨的磁芯受磁场激励有大量磁通出现。而磁芯远离绕组，到达磁芯的磁场将会因空间波阻抗而衰减，仅会有少量的磁通
用图来表示你的理论就是这样：
这明显是不对的，你这个理论和那位1 2 3理论完全相同，很明显248楼的图你没有看，再贴一张看看：
按你的理论，两个线圈组是没有联系的了，按你的理论这几组线圈是否该重叠绕？或至少靠在一起？再举个水管的例子：
您会认为出水口的流量会小于进水口吗？答案显然是否定的，水管中各处流量出处相等。 （此处用水管来形容很可能是不恰当的，或者有错，请各位自行甄别）
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你提出的10点疑问，有一些个人理解不同的地方，我水平有限没法说的清，有一些你也同意了，比如第2条，现在就一些说得清的来解释。第3到第5条，棒状电感与环状的差异就是在气隙上，若我给出的带有气隙修正的公式错了，那么请问你在136楼给出了环状电感的计算公式来解释这个棒状电感
的问题是否比我的公式更为合适？若你觉得136楼那个就是棒状电感的计算公式，那我只有保留意见了。若你觉得你写错了或者另有它意，请给出准确的棒状电感计算公式，避免争议请指明出处（因为我也找过很多资料，只找到带气隙修正的计算，并没有找到单独给出的棒状电感计算公式）。
第6到第10条，针对139楼的曲线，请你不要总说些无中生有，伪科学什么的话。讨论归讨论，作为技术贴，你不同意可以拿出有力证据，拿不出来你可以说保留意见。我前面已经说过不怀疑文献的结果了，我只是对文献没有说明的地方提出了个人的看法。这里我继续补充，假如一个固定长度，固定绕组的电感。改变磁芯直径，随磁芯直径的减小，长径比增加，按照文献磁导率应该增加了，按照文献感值肯定也增加了，但有点实测经验的都知道电感是减少了。还有我258楼第2个图片中的黑色箭头就是说明这一尺寸变化的影响，你262楼的解释完全没理解我的意思，不知是我画的太小还是什么原因。这里我重新画个放大的，还看不明白那我就真的无能为力了。
关于164楼的仿真，只能从一个方面解释139楼文献的结果，那就是直径不变长度改变。而另一个方面，正是我质疑的地方，长度不变直径改变。164楼的同学只是简单的说明了差异的存在，仿真我也会，我给你贴出我的仿真。下面尽可能详细的从两个方面解释你引用的139楼曲线。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这里给出两个条件下的仿真结果，磁芯相对磁导率记为1000，绕组10匝，怕你又会错意，这里是专门解释为何我说139楼文献有个隐含条件。
第一：直径不变改变长度，此时感值是随长径比增加的。
第二：长度不变改变直径，此时感值是随长径比减小的。
还有，我可能表达的不是很清楚导致你误解了，但请你不要一口一个“前后矛盾”“完全错误”的，说实话，你看看你103楼和118楼的回复就够矛盾的了，一个说变大一个说变小，并且连个前提条件都没有。我写的乱了点，有些人看不明白可以理解，可你前后相反的回复就无法理解了。既然是楼主的帖子，所以还请楼主整理好思路。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你试图证明139楼的文档有什么隐含条件（直径不变），可见你对该文档完全没有理解，你仿的是电感量，电感量不是有效磁导率！为了方便读贴的朋友理解，我把文档图重新贴上。
文档中说的是 有效磁导率与“ 长度/直径”的关系，请注意加粗的文字部分“ 有效磁导率”，文档说如果直径不变长度加长则有效磁导率增加，反之， 长度不变直径减小有效磁导率也增加。换句话说，有效磁导率与长度/直径的比值成正比。不知是否理解了？再次强调这里讲的是磁导率不是别的。因此你的仿真毫无意义，是吗？
你如果喜欢仿真应该保持导线的长度不变来仿真电感量，而不是仅仅把磁棒的直径减小，也就是说磁棒直径变小后，线圈的圈数增加，那还有点另外的意义。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 103楼说的是磁环，条件很清楚：其他量不变而直径变，118楼讲的是磁棒长度截去一段气隙变小。哪里有自相矛盾？读贴是不是太不认真啦？岂能这样不顾事实乱说一通。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 总工，我想请问一下，绕制电感线圈的时候，圈数是怎么确定的？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 工字磁芯或磁棒做电感是算不准的，通常的做法就是试绕一定的圈数（比如绕一层）然后测量一下电感量，算出每圈的电感量然后再按此算出总的圈数，由于内圈和外圈的直径不一样每圈电感量也就不一样，因此绕好后还得测量进行修正。有时厂家会给出有效磁导率，可参考用。另外需注意线圈在磁棒上的位置不一样（靠近磁棒中心还是靠近两端），疏密程度不一样电感量均不一样。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 这个公式不适用，这里不是等截面气隙
只有气隙很小时才能认为磁通都在等铁芯截面的范围内。
磁棒截断，气隙就是不均匀的了，是一个场分布，不是简单的磁路了
|
|
|
|
| | | | | | | | | | | | | | | 棒形电感有气隙吗？当然也有，棒形电感的气隙就是端点到端点的距离，如图所示棒形电感的气隙是非常大的。 棒形电感的气隙性质与磁环的气隙性质有明显不同，如图，磁环开气隙后其等效磁导率与没有气隙的磁环的磁导率相比小很多，气隙越大等效磁导率越小，反过来说气隙越小等效磁导率越大。
那么问题来了，磁棒截去一段后端与端的距离变短了，也就是气隙变小了，但实际电感量也变小了，一种解释是等效磁导率变小了，如图所示。 |
|
|
|
| | | | | | | | | | | | | | | | | 原因其实很简单。真正的磁力线的密度其实是很高的，不像我们平时那么画几条意思意思的几条，如图：
可能这样：
真正的原因是因为磁芯外部的磁场会在磁芯上产生感生电流，此电流方向与线圈电流反向相反，感生电流同样会产生磁场，该磁场的方向与磁芯内原来的磁场方向相反，彼此互相抵消一部分，当磁棒被截短后，外部磁场增强，磁芯上的感应电流加大从而反向磁场增强，于是削弱了线圈产生的磁场，最终导致电感量减小。
|
|
|
| | | | | | | | | | | | | | | | | | | 楼主，理论分析是一方面，来个现成的实物测量一下更有说服力
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 图片是我用Maxwell仿真的结果; 磁棒长度变短,感量也变小
-
磁棒长度改变仿真结果
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 仿真做得不错，只是不知道仿真软件用的什么模型或者用的什么算法，猜想应该也是利用内嵌的有效磁导率的曲线进行计算的。
|
|
|
| | | | | | | | | | | | | | | | | | | 这个是不是可以理解成没绕线圈的磁棒切掉一段，从磁棒一端出来的磁通更容易散到空气中的范围更广，这样看成似等效的空气磁路长度更长，因为磁通一定是闭合的，这样等效的电感量变小，当减小到没有磁芯的时候，变成了空心线圈。
（但是这个好像没有理论能解释）哈哈，
楼主的这个理论解释，刚在“HIGH-FREQUENCY MAGNETIC COMPONENTS” 中“Eddy-Current Core Loss” 看了下有点像，但是俺看不懂看着很复杂的样子，
哈哈，这书还是楼主之前推荐的，下了，但看不懂。
我没试过，假如相同长度的磁棒，中间绕线，两端预留相同的长度和线圈绕在其中的一段，另一端留出两倍的长度，哪个线圈电感量更大呢？
|
|
|
| | | | | | | | | | | | | | | | | | | | | 磁力线总是走最短的路径，因此你说的磁力线发散到空气中的说法不成立的。
关于线圈位置的实验没有做过。线圈在磁棒上不同位置的电感量是不同的。
|
|
|
|
|
| | | | | | | | | | | | | | | 关于 95楼 98 线圈不同直径 或 不同长度的形成的电感量参考以下截图，式中 A 是线圈面积，l 是线圈高度，（注意不是磁芯的长度），按公式可以看出，面积越大电感量越大，线圈高度越小电感量越大。
需要注意的是，这个公式仅仅表示表示几个量的相互关系，不能算出准确的电感量的。
|
|
|
| | | | | | | | | | | | | | | | | 130樓有提到參考的截圖，但卻沒看到~?
煩請幫忙再確認一下 謝謝~ ^^
|
|
|
|
| | | | | | | | | | | 同样匝数下，长度越长电感量越小；直径越长，电感量越大
|
|
|
|
| | | | | | | | | | | 楼主，你上面的举例两个频率分贝图中，横坐标的f单位应该是要乘以10的。或者用对数表示的频率轴。这样才符合10倍频的概念。
|
|
|
| | | | | | | | | | | | | 你说的也对，第一个图中已写明log，第二图中标有 “normalised frequency”，归一化频率，再标log什么的就多此一举了。
|
|
|
|
| | | | | | | | | | | 理想滤波器是个阶跃信号的样子。但实际设计的滤波器由于相位差会导致90度转角有个小凸起。
|
|
|
|
|
| | | | | 共模电感的设计：共模电感设计很简单，掌握以下步骤即可：
1) 尽可能选用磁导率高的磁芯以获得最大的阻抗（对付30MHz以下的干扰MnZn，30MHz- 1 GHz用NiZn），
2) 选择适合饱和磁通的磁芯，确保最大共模电流时磁芯不会饱和，（通常共模饱和电流只有3-5mA）
3) 选择功率损耗小的磁芯
4) 在选定磁芯尺寸下绕尽可能多的圈数
5) 选用尺寸小的磁芯
6) 线间距尽可能大以减小杂散电容（避免高频信号通过杂散电容耦合过去）
7) 由于绕线有电阻会发热因此需要合适的线径
|
|
|
|
| | | | | | | | | 绿色应该不代表材料，是喷涂的颜色。不过通常是MnZn会多一点，这样的磁环绕得就比较好了。很多时候为了节约成本下面的底座都省了。
。
|
|
|
| | | | | | | | | | | 超微晶共模滤波电感和铁氧体共模滤波器电感的比较，如图，两个共模滤波电感尺寸相同、圈数相同。
从图中可以看出，超微晶共模滤波电感的噪声抑制频率更宽，阻抗或者说插入损耗是铁氧体的两倍。
|
|
|
| | | | | | | | | | | | | 超微晶共模电感是什么？或者 这个材质是什么了？之前没听过这个材质的
|
|
|
| | | | | | | | | | | | | | | 超微晶是一种材料，从名称上可以看出晶体结构比微晶还小，因此叫超微晶（nanocrystalline），比微还小的是什么？纳米，因此又称为纳米晶体，从英文单词中可以看出，nano-crystalline中的nano就是纳米，crystalline是晶体。合起来就是纳米晶体。
超微晶特点有：
超高磁导率
超高饱和磁通
超高温度稳定性
超低磁损
当然价格也是超高的，比如这样一个磁环要15美金。
|
|
|
| | | | | | | 楼主知道现在哪种材质的磁导率最高了？或者都有哪些材质了？
|
|
|
| | | | | | | | | 这个问题有点难，纯粹比较磁导率可能意义也不大，每种不同材料的磁芯都有适合的工作频率，对同种材料比较磁导率可能更有意义。
|
|
|
| | | | | | | | | | | 这个我知道，就几十KHz的工作频率，你所知道的磁导率较高的都有哪些了？ 看看都有哪些材质。
|
|
|
| | | | | | | 感谢楼主，先别急着结帖呀，还有很多很多重要的细节再指导下：
1. 通常最大共模电流3~5mA, 这个数据是楼主的长期经验还是理论推导出来的？
2. 共模电感的高频干扰引起的损耗如何计算呢，一般能占到多少比例？
3. 线间距尽可能大，这样势必会使绕线的匝数变少，这个如何怎么折中呢？
我只负责抛砖，不负责盖 
|
|
|
| | | | | | | | | 结贴仍可继续讨论啊。
1）3-5mA 问题：不是经验也不是推导出料，是从资料上看来的。曾今一直有疑问：共模电流有多大？于是看EMI滤波器的资料时特别留意这方面的问题，大部分的资料提到共模电流为uA级的，很小，仅有一份资料提到最大的共模电流仅为3-5mA。3-5mA的共模电流已非常大了，我们一般想弄这么大也不太可能。
2）共模电感高频损耗问题：个人认为忽略不计。理由：共模电流为uA级，微安级的电流对磁芯或铜线能有多大的损耗呢？
3）线间距和匝数的矛盾：这个问题我觉得无解，这确实是个需要折中的问题，唯一可确定的选项是选用尽可能高磁导率的磁芯（磁芯材料不能弄错）。线间距多大为好很难讲，需要根据实际电路调整。
|
|
|
|
|
|
| | | | | | | 请问楼主，选取共模电感量的大小时：
1. 需要考虑低通滤波器的截止频率吗，还是说只要在电路板允许放置共模电感的最大尺寸条件下，取得一个最大的电感量（取大的u值和匝数N）？
2. 如果使用两级的反L形状的共模滤波器，每一级如何设计呢？是否不用考虑级数的影响？
|
|
|
| | | | | | | | | 问题1）
实际滤波电路有Y电容参与，即图中的Cy电容，如图为EMI滤波器电路，Ldm为差模滤波电感：
其共模滤波等效电路如图
可以看出实际是二阶LC滤波器，具体计算需将Y电容考虑在内，计算过程比较多，这里就不写了，写也是复制资料上的内容，不如自己看，这三份附件看完了对滤波器的计算基本上就彻底掌握了，附件内容如有问题我们可以进一步讨论。
Common Mode Filter Design Guide 4 页.pdf
(125.78 KB, 下载次数: 598)
|
|
|
| | | | | | | | | | | 请问楼主Conducted_EMI_filter_design 10 ҳ这个资料中第15页关于确定滤波器的截止频率这一页能帮忙解惑一下吗。
1.横坐标的频率跟纵坐标幅度的关系是怎么得出来的，谢谢。
|
|
|
| | | | | | | | | | | | |
横坐标表示频率，纵坐标用dB表示增益（或叫幅值）这是一般表示方法。
根据测量得到的噪声的幅值与频率的关系画在图上，画一个斜率为20bB/10倍频程或40dB/10倍频程与直线过噪声曲线与X轴相交，以确定截止频率。所谓截止频率就是从这个频率开始对信号或噪声进行衰减，也就是所谓的Corner frequency。这是作图法得到的Corner frequency。
至于取20bB/10倍频程或40dB/10倍频程这是根据实际需要进行取舍。或者说20bB/10倍频程就是一阶滤波器，40dB/10倍频程就是两阶滤波器。一个电容或一个电感就是一阶滤波器，一个电容一个电感就是两阶滤波器，余类推。
|
|
|
| | | | | | | | | | | | | | | 看过许多滤波器设计的资料，大多数对于转折频率就是用一个差共模的测试值，结合到Bode图上找出转折频率。这点一直没搞明白。
如果楼主或者高手看到，可以帮忙解释下？
|
|
|
| | | | | | | | | | | | | | | 您好，如果我已经超标频点和超标值，我怎样才能绘制出斜率为40db的曲线，是通过excel还是相关的仿真软件？谢谢。
|
|
|
|
| | | | | | | | | | | 前辈你好，图示中，共模等效电路中，差模电感变为Ldm/2，该怎么去理解？
|
|
|
| | | | | | | | | | | | | 后图是前图的共模等效图，由于对共模来说是以 “地” 为参考的，信号为交流，因此等效方法就是将前一个图的上下两端短路，对差模电感来说就是并联，电感越并越小。 |
|
|
| | | | | | | | | | | | | | | 也就是，用您上面提到的电感并联计算公式计算，因为上下两个差模电感之间的耦合电感可以忽略，M=0，所以计算出来就是Ldm/2,下面的差模等效电路中，由于是要滤除差模信号，差模电流通过L与N之间的X电容滤除，相当于L和N两线电感串联，上下差模电感不在同一个磁芯上，所以串联以后电感就是两者相加即2Ldm，但共模电感在同一磁芯上，由于绕法的关系串联以后通过磁芯的磁感应线方向相反最后就只剩漏感，多谢前辈指点！
|
|
|
| | | | | | | | | | | | | | | | | 共模应该不是只剩漏感，图中说是LCM，这个不是漏感。你再看一下一楼的说明。
|
|
|
| | | | | | | | | | | | | | | | | | | 是的，在这个共模等效电路中的确是LCM，我指的是在您上面分享的文档 Designing Conducted EMI Filter 20 ҳ.PDF中还有一个差模等效电路，那个里面的共模电感在差模等效电路中就变成Lleak了。。
|
|
|
|
|
| | | | | | | | | 补充回答问题1）
1. 需要考虑低通滤波器的截止频率吗，还是说只要在电路板允许放置共模电感的最大尺寸条件下，取得一个最大的电感量（取大的u值和匝数N）？
对于二线输入电源是没有Y电容的，如下图，共模电感旁边的电容及pi滤波器和共模电感是没有任何关系的，因此输入端的共模电感是没有截止频率的问题的，（当然如果频率很高则会和电感的本身的杂散电容产生谐振），因此此时的共模电感的就按此原则设计：“在电路板允许放置共模电感的最大尺寸条件下，取得一个最大的电感量（取大的u值和匝数N）”
当然，如果是有地线，并且有Y电容，但只有与共模电感在位置上不产生谐振，也按上述原则设计共模电感。
|
|
|
|
| | | | | | | | | | | | | 通俗地讲，上图C1是差模滤波器，与共模电感无关，下图右边的 Π 滤波器是差模滤波器与共模电感无关。因此设计共模电感不需考虑这些东西。
最后一句假设实际基本不成立，实际设计中Y电容无一例外均在差模电感旁边，因此请忽略这个假设。
|
|
|
| | | | | | | | | | | 感谢楼主，这个帖子前两天一直没法显示回帖，学习了第三份文档，发现仍有很多东西理解不清楚：
1. 一般我们所说的交流输入端的共模，差模滤波是不是只是针对EMI传导干扰部分来做的，辐射部分不用考虑？
2. 差模噪声产生的原因是由于磁耦合导致的，这个如何理解呢？是因为di/dt在回路中的寄生电感,电阻上产生的振荡尖峰电压吗？
3. 若没有直接量测出共模，差模的噪声电压大小，如何事先大概设计出一个EMI滤波器呢？
我理解成共模，差模滤波器在理想情况下，分别对应共模电感与Y2电容，差模电感与X2电容组成的滤波器，
共模滤波器需要抑制共模噪声的频率范围 150kHZ~30MHz， 差模滤波器需要抑制后级PFC的开关频率，
这样，分别以下限频率来取滤波器的截止频率，例如共模的取15KHZ（150Khz的十分之一）， 差模的取最低工作频率如10Khz（20KHZ的一半，只要是差模电 容的体积较大）.
这样做的结果实际过程中能接受吗？
4. 共模噪声的对地电容，后级的寄生电容值的大小，对整机的漏电流的贡献一般会有多大呢？这样会影响到我们取Y2的大小
5. 若若的问下共模差模滤波器等效电路中的Q方程如何写呢，就只要按L,C串联等效电路来写吗？R分别是25ohm, 100ohm
|
|
|
| | | | | | | | | | | | | 问题很深刻，我们一个一个讨论，我的看法不一定正确，希望大家共同探讨。
1. 一般我们所说的交流输入端的共模，差模滤波是不是只是针对EMI传导干扰部分来做的，辐射部分不用考虑？
电源滤波电感中70%以上都是用的Mnzn铁氧体，其工作频率较低，高磁导率的只有几十兆如下表所示，因此交流输入端的滤波器设计考虑传导为主，辐射部分基本不考虑，实际上传导干扰被抑制了，辐射也同样被抑制到很小，从实际产品的测试中发现（上百个型号），传导过了，辐射不过的几乎没有。因此我的看法是，输入端共模、差模滤波只需针对传导干扰来做，辐射部分不用考虑。
|
|
|
| | | | | | | | | | | | | | | 楼主再顺便讲解下东磁R7K材质（MnZn）这种图的用途吧：
初始磁导率在100kHz以后开始下降，但磁芯的复数磁导率在400kHz以下，由100上升到4000，
这个复数磁导率百度百科的解释是：
复数磁导率是物质在交变磁场的作用下交变磁感应强度与磁场强度的比值。
他们常常具有不同的相位，因此为复数，即u=B/u0H=u1-ju2，表示的是在交流磁场磁化下磁性特征的一个物理量，它同时反映B和H之间振幅及相位关系。
复数磁导率
不看这个还好，看了更迷糊...
|
|
|
| | | | | | | | | | | | | | | | | 这个问题快进入到了研究磁芯材料方面了，主要是为了解释磁芯材料的损耗。
由于实际磁芯材料总是非理想的，因此当加在线圈上的频率升高时磁场的H和B开始逐渐有了相位差，B慢慢地落后与H，频率越高落后越多，因此磁芯的磁导率用公式表示即为：
u=B/u0H=u1-ju2
其中u1为B与H同相位的磁导率，没有损耗，u2是B与H有相位差的磁导率，有相位差是要消耗能量的，因此这样就带来了三种损耗：
1. 磁滞损耗 Hysteresis losses
2. 涡流损耗 Eddy current losses
3. 剩余损耗 Residual losses.
由于B和H有相位差因此采用复数来表示，于是就称为复数磁导率。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 哈哈，难得有机会“捉住”各位大神，平时完全没机会遇到请教，看书吧，总是感觉云里雾里，自己个理解也不深刻
|
|
|
|
| | | | | | | | | | | | | | | | | | | 请问楼主，共模电感用于抑制共模噪声，是否可以直接理解成用于增加共模电流的回路阻抗，达到衰减共模电流大小的目的，
这类磁芯在低频段，自身的电抗部分较大，磁芯损耗较小，整体的阻抗较大； 当频率升高后，磁芯的电抗部分开始下降，但是磁芯的损耗增加，这部分对于共模电流来说仍可以看做是回路中的等效阻抗在增加，这样整个的共模电感阻抗在高频阶段并没有很大的减小。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 第一段没问题，第二段貌似不太对，磁芯本身没有电抗，饶了线圈成为电感后才有电抗，这里的电抗实际就是电感的阻抗，XL = 2*Π*f*L，频率越高阻抗越大，由于共模电流很小因此磁芯损耗可忽略不计。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 楼主，请问上面这个u=u1-j*u2式中， 是不是可以理解成将u1看做是那条随频率上升，u值一直在下降的那条曲线（红色的），也就是B&H之间没有相位差；
u2随频率先上升再下降，但是总的u值（取复数的模值）在整个使用的频率范围内仍有很高的阻抗？
另外下面这张锰锌铁氧体材料（美磁的）的阻抗变化随频率变化的关系：
频率越高时Xs部分开始下降，Rs倒是在上升，记得那个文章的解释是XS是串联的感抗，若是用Xs = 2*pi*f*L' 表示, Rs又是什么呢，难道是绕组的电阻（Rdc+Rac），Rs上升时因为Rac随频率的增加而增加，但是这个感觉没有说服力？
|
|
|
|
| | | | | | | | | | | | | 问题2： 2. 差模噪声产生的原因是由于磁耦合导致的，这个如何理解呢？是因为di/dt在回路中的寄生电感,电阻上产生的振荡尖峰电压吗？
差模干扰产生基本原因是有不恰当的环路。环路就像一个电感天线，会向外发射电磁干扰，有传导干扰也有辐射干扰，如图：
|
|
|
| | | | | | | | | | | | | | |
还是第三篇附件中的图说明DM噪声回路的：
这里流入等效的100ohm电阻的电流是变压器正常工作时的原边开关电流还是叠加在工作电流之上噪声电流，或者是两者之和？
差模电感不是要抑制所有的高频电流传导进入交流市电线吗？
一小部分流入大的滤波电容中电流和右边的开关管，变压器原边绕组形成一个回路了，这样LISN检测不到了，那不是更好吗，相当于没有传导到交流输入电源线中...
为啥图中差模电流的波形没有按滤波电容极性标示的方向，从左往右画呢，只是考虑开关电源设备对交流传输的干扰吗？
|
|
|
| | | | | | | | | | | | | | | | | 图中所示为差模噪声电流，差模噪声电流是由正常工作电流产生（谐波），图中并没有差模电感，因此不清楚你讲的差模电感在哪里？图中仅有一个差模滤波电容，此电容不足以滤出所有差模噪声电流，因此总有一部分经LISN流回电源，EMI接受器从LISN上检测噪声。LISN实际是一个低通滤波器，滤除由电源流向开关电源的噪声。
|
|
|
| | | | | | | | | | | | | | | | | | | 是不是可以直接理解成，以上图为例，若将差模电感和两个X2电容串在LISN与整流桥之间，在L,N线之间只要是流入LISN的电流高于市电50HZ或60Hz我们都认为是差模噪声电流，只是EMI传导测试时这部分只看150kHz~30MHz之间噪声电流是否超过了标准值.
|
|
|
| | | | | | | | | | | | | | | | | | | | | 这样理解没错。不过不要忘了LISN检测的不单是差模同时包括共模。
|
|
|
|
|
| | | | | | | | | | | | | 问题3
3. 若没有直接量测出共模，差模的噪声电压大小，如何事先大概设计出一个EMI滤波器呢？
我觉得没什么好办法，凭经验，做多了大致取什么值就基本有点数了。
|
|
|
| | | | | | | | | | | | | | | 某家的通信电源砖块，输入EMI结构类似下图这种（抠图画的）：
前面那个Lcm应该是用锰锌铁氧体（高导材料AL值在6000多）， 差模电感用的是这颗共模电感的漏感，在这个后面又加了一颗共模电感，按感量反推回来应该是用楼主之前说的超微晶材料做的，但是这个并没有直接做成两级后面这个共模电感没有再接Y2电容，
请问这种接法，按测试标准需要抑制的共模噪声需要全部消耗在这颗电感上（虽然高频共模噪声的损耗很小），这部分由共模抑制曲线如何来定义电感量呢？
总不会也按PCB板上能放置的最大体积吧，毕竟人家公司还是很牛逼的.
|
|
|
| | | | | | | | | | | | | | | | | 先要澄清一点，共模电感并不是大的好，看截面积，相同直径的磁环选截面积大的。
其次，你画的这个滤波器，实际是三阶滤波器，其等效电路如下，后面的“超微晶”共模电感并不是孤立的，与前面的电感电容组成LCL滤波器。
|
|
|
| | | | | | | | | | | | | | | | | | | LCL滤波好像在光伏逆变电源输出端见过，用在输入共模滤波这块，楼主有相应的资料推荐吗？
还有个小问题，抑制共模的噪声频谱都到30Mhz，为啥差模的噪声频谱一般到1~3Mhz左右就会再标准以下，这个是因为EMI滤波器后级变换器工作频率的高次谐波分量幅值（能量）在1~3Mhz以上非常小的缘故吗？如果是这样，将工作频率再提高一些只要后级的损耗没问题，EMI滤波器的截止频率可以设定的再高一些，对应的EMI滤波器的整体体积可以减小。
另外关于AC-DC-DC变换器，前级AC-DC与后级DC-DC滤波器的工作频率的设定（先不考虑损耗的影响），对于EMI输入滤波器来说，是不是一定要考虑前，后两级相同的高次谐波分量叠加的影响？
|
|
|
| | | | | | | | | | | | | | | | | | | | | LCL 共模滤波没有专门的资料，实际网上搜一下有很多LCL滤波器的资料，不过通常讲的是差模滤波器，但虽然是讲差模滤波器，其计算方式与共模滤波器是一样的，只不过绕法不一样而已。
为何差模干扰频率比较低而共模比较高呢？差模在英文里也称normal mode，即正常模式，为工作电流引起的，而共模为陡上升沿脉冲或高频振荡产生的干扰，比如MOS管快速上升沿，漏极的高频振荡等，因此MOS管栅极加电阻也是为了使上升沿不那么陡。从另一方面看，共模能通过变压器的匝间电容传到副边，而差模不能，可见共模频率非常之高。
EMI滤波器的截止频率设定的高不高要看具体的干扰频率，不是越高越好。
“AC-DC-DC变换器，前级AC-DC与后级DC-DC滤波器的工作频率的设定对于EMI输入滤波器来说，是不是一定要考虑前，后两级相同的高次谐波分量叠加的影响” ？
不太清楚你讲的是怎么样一种拓扑，总体来讲，我觉得没有必要考虑这么周全，实际也很难做到，这与电路前后的阻抗也有关系，这阻抗问题也是很复杂的。
EMI在英文里称为 Black Magic，也就是说，没有什么很肯定的做法，要在实际电路中根据实际情况调试。所谓理论只是一个方向而已，或者说是讲讲大道理。
我的见解也不一定正确，仅供参考。
|
|
|
|
|
| | | | | EMI产生的根本原因是电路中含有非正弦信号，比如方波，三角波等，这些波形在电源电路中是很常见的。非正弦波中含有大量的谐波，所谓谐波就是合成非正弦波的波形，其频率为基波频率的整数倍。基波频率就是信号源的频率。下图是一个矩形波的波形及频谱图，频谱图可用频谱仪测量得到。
几个个要点要记住：
1）一次谐波又称为基波，频率同信号源频率一致，
2）高于一次的谐波统称高次谐波
3）占空比为50%的波形仅有奇次谐波，
4）占空比不等于50%的波形奇次偶次谐波都有
5）谐波频率总是基波频率的整数倍，因此知道信号源的频率就可知道谐波（干扰）信号的频率成分 |
|
|
| | | | | | | 占空比50%这个决定奇偶谐波的存在，原理是什么样的？给普及下
|
|
|
| | | | | | | | | 这涉及另一门学科，叫做傅里叶变换，方波的傅里叶展开式中的偶数项为零。你可百度一下“方波的傅里叶变化”，这里就不展开了，都是数学公式。
|
|
|
|
| | | | | 电感的能量储存在哪里？
这是个颇有争议性的话题，我们通过以下实例来研究一下：
如图是一个电源、一个开关、一个电阻和一个电感串联在一起。初始状态开关打开，电路中没有电流。
现在我们将开关合上，会发生什么情况？这可以从两个方面看：
1）电路理论：当一个电感中有变化的电流流过时电感两端会产生感生电动势（V = L di/dt），这样电感中不但有电流还有电压则其功率为 P= IV，既然有功率毫无疑问变化的电流带来了能量。
2）物理学： 变化的磁场产生电场，而这个电场力则拼命将电子推回去，在推的过程中不断获取电子的能量，而电源则不断给电子增加动能以通过电感，这样电感电流不断加大，电子的动能越来越强于是电场也越来越强。
随着电流最后达到最大值1A，电感中的磁场不再变化，于是电感两端电压为0，（di = 0，V = L*di/dt = 0），于是电场强度也变为零（变化的磁场才会产生电场）。
随后我们将电源电压突然调为0V，结果会怎样？
|
|
|
| | | | | | | 随着电压调到0，电子从电阻上流过能量逐渐在电阻上消耗掉，电流的变化再次建立起变化的磁场，而变化的磁场再次建立起电场，而此时的电场力给予电子能量并推动电子加速流出，随着能量的耗尽，电流最后为零，磁场也逐渐消失。
如果在电流流动过程中我们突然打开开关，使电路呈开路状态会发生什么情况？
|
|
|
|
|
| | | | | | | | | 电子正在有序的向前流动，此时开关突然断开，于是所有电子不得不紧急停止，电流于是突然就变为零了，于是磁场瞬间崩溃，磁场崩溃过程中在电感两端感应出极高的电压（V = L*di/dt，dt趋于0），同时瞬间变化的磁场产生极强的电场，这强大的电场推动所有电子往前跑。不难想象这时在开关断开处的电子的心里那个急啊：别挤别挤，再挤掉下去了，然而后面的电子不知道啊，在电场力的作用下如潮水般涌来，呵呵，突然想起一句广告词叫做 “真的停不下来”。于是挤成一团的电子在强大的电场力下不得不一起冲出导线跑到空气中，其电压之高足以击穿空气（V = L*di/dt，dt趋于0），于是通过空气向开关的另一端放电产生火花释放能量或者看谁离得近不顺眼的就向谁放电以释放能量。
如图是螺旋线圈中磁场和电场的关系示意图，电场方向是沿线圈圆周的切线方向，而磁场在图中是垂直穿过。
|
|
|
| | | | | 一些重要的基本概念：
1，电磁场：电场和磁场总是联系在一起的，电场和磁场的混合就是电磁场，英文也专门创建了这么一个单词（Electromagnetic Field 电磁场），以下图为例，
图中是一小段PCB铜箔的截面，大小不断变化的电流面向正面流进或流出，注意是 变化的电流，因此产生了变化的磁场，由此也感应出电场，注意磁场的方向是环绕铜箔的，而电场是从铜箔指向参考面，参考面为地平面。磁场和电场这个方向特性要记住，在进行PCB布线线时为减小对其他电路的干扰可适当注意与磁场方向其他导线或电路成某种角度。
|
|
|
|
|
| | | | | | | 2，分贝（Decibel）：分贝是基于对数的单位，EMI测量中都用分贝作为基本单位的，因此对分贝需要有所了解。
分贝的基本定义：10log10[测得的功率/单位功率]
比如，测得5000mW，则10 log10[5000mW/1mW] = 37dBmW = 37dBm
注意通常 dBmW 是写成 dBm 的 ，其W是省略不写的。
如果用dBW作为单位，则 37dBm = 7dBW，注意换算关系。
而实际EMC测量中都是测量的电压或电流，通常是微伏或微安，最常见的就是 dBuV，这时候的坐标就不是10log了，而是20log，需注意。
这张表需要大致知道了解一点的
特别是表中三个框中的关系要知道，比如信号强度增加一倍则功率增加3dB，电压或电流增加了6dB。仔细体会一下，信号增加10倍功率增加多少倍，电压或电流增加多少倍。 |
|
|
| | | | | | | | | 3，电流的返回路径，这是非常重要的概念：
3.1，低频电流按最小电阻路径返回，高频信号从最小阻抗路径返回，这是因为每一段导线都包含电感和电容。通常频率以50KHz为分界线。
3.2，差模电流返回一定有路径，你把路径切断差模电流就没有了。
3.3，共模电流你一定要给它路径，你不给路径它就乱窜，造成严重的EMI问题。好似流氓，你给他一条生路他就比较太平，你不给他生路他就搅天下不太平。这也是为什么变压器原边和附件加Y电容给共模电流提供一条返回路径。共模电流都是ｕＡ级或ｍＡ级，电流虽不大，但破坏力惊人。
3.4，差模电流返回路径的包围的面积一定要小，面经越大产生干扰信号越大，吸收外界的干扰也大。如图所示
|
|
|
| | | | | | | | | | | 4，时域和频域
时域是真实存在域，我们用示波器观察到的波形就是典型的时域，所谓眼见为实。
频域是一种数学构造，是假设用某种波形来构建不同的波形，通常是用正弦波，这不是我们这里要讨论的问题。
而EMC测量都是采用频域的方式，例如用频谱仪或EMI接收器等。为什么要用频域的方式测量EMC呢？我们知道，方波可有很多个（或无数个）正弦波构成，如下图：
但每个正弦波的频率额幅值是多少呢？用时域的方式测量很难，于是借助于频谱仪，我们可测得每个波形的幅值及频率，而这些频率正是干扰频率，称为谐波，其幅值反映了干扰的强度。如图所示：
再次强调：谐波的频率是基波的整数倍。比如100KHz的矩形波，其谐波为300KHz、500KHz等。
|
|
|
| | | | | | | | | | | | | 5，三种无源器件的高频等效模型
5.1，电阻的高频等效模型
5.2电容的高频等效模型
5.3，电感的高频等效模型
|
|
|
| | | | | | | | | | | | | | | 6，近场和远场
顾名思义，近场就是靠近电磁场，远场就是远离电磁场。
对PCB来说，电流回路一般以磁场为主，而大面积的金属面（例如铺铜、散热器表面）以电场为主，或者说大电流的路径上以磁场干扰为主而高压部分则以电场干扰为主，或者说低阻抗路径以磁场为主而高阻抗路径以电场为主。因此有时大面积铺铜散热需要考虑该散热面上是否有高压，有高压则会产生干扰电场。而大电流导线最好离敏感电路离得远一点。（恒定电流不会产生干扰磁场，有干扰一定是有变化的电流引起）。至于电磁场强度则通常借助于近场探头来进行测量。
|
|
|
| | | | | | | | | | | | | | | | | 7，电感的品质因素 Q
Q 是 Quality的第一个字母，电感的品质因素定义为：
由上式可见品质因素是与频率有关的量，在 r 不变的情况下，频率越高则品质因素越高，然后通常我们不太使用Q这个量，而通常更关心的是Rdc，即电感的直流电阻，与电容类似，我们通常关心的是等效串联电阻 ESR，而不是tgδ。电感线圈的直流电阻与电容的 ESR 一样可通过电桥测得。
|
|
|
| | | | | | | | | | | | | | | | | | | 8，如何数电感或变压器的圈数？
问题看似很简单，试试看如下线圈是几圈？
|
|
|
| | | | | | | | | | | | | | | | | | | | | 9，近场探头及探测原理
探测原理并不复杂，示意图一看就明白
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 10，电感线圈的三种等效电路（忽略等效电阻）
电感线圈在低频、谐振及工作频率高于谐振频率时会呈现不同的特性，特别是当工作频率超过谐振频率是电感不再是电感而变成的电容。图中的电容是线圈的匝间电容。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 11，为什么MOS管脚上套个磁珠能起到抑制噪声的作用？
虽然大家一直在这么用，但估计很少人会问为什么？我们先看看下面这张图，这个磁环中间穿了根导线，你说这导线是饶了几圈？
可能有人会说没有绕啊，哪来的圈数？
事实上，导线穿过磁环就是饶了一圈，为什么呢？道理其实很简单，这根导线如果没有接入电路那确实是没有绕，只要一接入电路就是一圈，它总要和电路构成回路，比如我们用电桥测量，如图，这根导线就和电桥构成了回路，也就是形成了一圈。
MOS管脚上套个磁环后，MOS管的脚总是和外电路构成闭合回路，也就相当于MOS管脚在磁环上饶了一圈。由此可见，磁环的磁导率越高滤波效果越好。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 12，插入损耗
如何评价一个滤波器的性能？通常采用插入损耗来评价。如图示意图表示信号 V1 --> V20，V20 表示没有滤波器时的输出。
为了对V1进行滤波于是插入了一个滤波器，将V1信号损耗在滤波器上，于是就有了这个名词叫插入损耗。V2 表示插入滤波器后的输出。
插入滤波后，会有什么结果？V2 一定小于 V20，也就是说插入滤波器后输出变小了，为何输出变小？一部分变成热量、一部分被滤波器挡住返回了，如图：
插入损耗按下式计算：
式中：V20为未加滤波器，V2 为加了滤波器。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 13， 传导测试方法，
下图是实验室传导测试的标准方法，建议各位花一分钟时间看一下，了解实验室是如何测试传导干扰的，终身受用。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 14，输入端L C滤波器设计注意事项：
输入端LC滤波器的一般形式如下：
有于滤波电路中有两个储能原件因此是两阶滤波器，这滤波器有个很大的问题，由于无阻尼，因此当干扰信号的频率达到滤波器的截止频率时（Cut off），干扰信号不但没有被抑制反而被放大了，如图所示：
从图中可以看到，当阻尼系数为0.1时，干扰频率在 f0 处明显被放大。阻尼为0.1时尚且被放大很多，没有阻尼那更是不得了。
f0 = 1/2Π√LC， 为谐振频率。
这可是事与愿违啊，我们本想抑制干扰但由于设计不当干扰非但没有被抑制反而被放大了，这可不是我们所希望的。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 当然，阻尼为零的情况是不存在，电感电容总有内阻，因此总有些阻尼作用的，但这远远不够，而且不可控。通常采用以下几种方法解决：
1）并联阻尼法，如图
加阻尼后的幅频特性
可以看出，截止频率处的尖峰被压平，也就是说不再使得噪声被放大。其中电容 Cd 对阻尼不起作用，只是为了隔离输入电压以避免电阻产生 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 方法2：串联阻尼法
如图：在电感上并联一个电阻与电感串联的电路，这称为串联阻尼法，效果与并联阻尼相同，不足之处是由于在原电感上并联电阻电感后对高频干扰信号的衰减差一点，这是显而易见的。事实上大部分的实际应用中Ld 都被省略了，仅仅在电感上并联一个电阻，这个电阻称为阻尼电阻，目的与前述一样防止在截止频率处把干扰信号放大，实际使用中阻尼效果还是不错的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 方法3：串并联法：
这种方法用的人估计不多，了解一下即可，如图：
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 方法4，Π 滤波器
这是用的最多的一种，如图，通常都仅仅在电感上并联一个阻尼电阻，这个阻尼电阻不可少，曾经看到有些贴问这个电阻干什么用，有各种说法，但很少有说对的，请记住这个是阻尼电阻，为了消除干扰信号在滤波器的截止频率处产生尖峰，达到243楼的的幅频特性的加阻尼后的效果。有人说前面一个C1电容可以省去，这个说法不对的，我们前面已讲过，每加一个储能元件 L 或 C，滤波器的阶数并升高一阶，对信号的衰减可以增加20dB/十倍频程，pi 滤波器是三级滤波器，把C1拿掉后变成了二阶，滤波效果会打折扣。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 一个实例：
这是一个正激电源，请特别注意，输入LC的EMI滤波器和输出的纹波滤波器都有一个电容串联电阻的阻尼电路，阻尼作用前面已多次提及。特别注意输出端的阻尼电路，曾经见过帖子问为何在电解电容上串联一个电阻，但似乎都没有人知道为什么，请记住这是为了改善纹波性能加上的阻尼电路，有了这个阻尼电路课大大改善纹波性能。道理同EMI滤波器的阻尼相同。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 15，共模电流会经过负载吗？
答案是否定的，共模噪声电流对用户的负载其实没什么影响，因为共模电流并不流过负载，如图所示，由于共模电压V3 = 0， 因此负载上并没有共模电流流过，共模干扰信号只会以各种方式到 “地”。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 16，滤波器的Q值
Q = Quality，Q 是取 Quality 的第一个字母，是一个无量纲的值，滤波器的 Q 值是一个相当重要的值，理解及取适当的 Q 值 相当重要。
滤波器的 Q 值大小表明了能量在滤波器上损耗的大小，并且对滤波器的带宽有很大的影响。Q 值越大能量损耗越小，这与电感的 Q 值一样道理一样，Q 值越大则能量损耗越小于是振荡衰减越慢，这与反激原边RCD吸收电路一样，能量的损耗主要依赖电阻。
有些电路我们需要高 Q 值，比如振荡器，Q 值越高越容易起振，比如收音机机调谐回路，Q 值越高选台时越不容易串台，这主要是 Q 值高时-3dB带宽变狭的缘故。如下图所示：
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | Q 值定义：
Q 值定义如下：
分子为存在与滤波上的能量
分母为每周期消耗的能量
或
意义如下：
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | Q 值得意义：
虽然是老生常谈，但还是要再提一下：
Q< 1/2,，过阻尼。系统损耗很大，施加阶跃脉冲后，系统没有过冲并很快稳定下来。
Q > 1/2，欠阻尼。系统损耗很小，如果Q 率大于1/2，在阶跃脉冲作用下，系统会有1次 到 2次的振荡，随 Q 值得增大，系统的振荡次数会越来越多，理论上如果 Q 值无穷大，则系统将永远在振荡。
Q = 1/2，临界阻尼。系统没有过冲，在阶跃脉冲作用下，会很快趋于稳定。
关键的问题是 Q 取多大为好？
答案是 Q = 5-10
答案是引用以下资料（在文章的结尾），文章不错，对于设计LC滤波器及pi滤波器有参考价值，值得一读。
LC Resonant Circuits.pdf
(281.37 KB, 下载次数: 269)
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 17， 分清纹波和噪声
常有人描述问题时把纹波和噪声混为一谈。纹波是低频的，噪声是叠加在纹波的干扰信号。如图：
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我又来看您的帖子了，看到这里有几个问题想请教一下：
（1）请问纹波是不是调整示波器之后的小波浪？如下图所示的那样（2）由于我做过的电源不太多（只有反激和LLC），请问是不是每一种拓扑的纹波都能调整出这种小波浪？
（3）纹波到底代表什么？我感觉应该是跟开关过程有关系，但是具体关系我还想不到。
谢谢您。
-
LLC纹波测试
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 测量时示波器横坐标应显示秒/每格（或ms、us等）以看出波形频率。不过从波形上，箭头所指的应该是低频，100Hz的频率，这是纹波。旁边的上下都有的细细的才是噪声。
纹波是什么？
由于原边整流滤波后提供给副边的能量不是连续的（100Hz的馒头波），这个波形会传递到副边，形成纹波，如果原边是直流供电，副边应该就不会有纹波。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 可是我贴出的图片就是dc输入的啊，llc拓扑，输入源是菊水皇家的直流高压电源，难道这个纹波是输入电源的输出纹波吗？
此波形的时间伏格为100us，所以推算出每个小波浪的时间周期大概在200k左右（应该高于200kHz），大致在开关频率附近，我查阅了相关的帖子
1.输入交流电源干扰
其频率为输入交流电源频率的二倍,幅值与电源输出功率有关,其大小由变压器的变比和控制系统的增益决定.
2.高频干扰
输出端含有与开关管频率同频的高频干扰,其大小主要与开关电源的开关频率及输出滤波器结构有关.
3.共模干扰
由于开关管与散热片和变压器原—副边之间有寄生电容,导线有寄生电感,因此开关电源的输出端将产生共模干扰.
4.超高频干扰
由于变压器副边二级管存在反向恢复时间,在由正偏到反偏的过度过程中,反偏的二极管存在存储电荷而不能立刻截至,表現出电容特性(其等效电容值随二极管主频,反向电压峰值及续流时电流的不同而不同).该等效电容与导线的寄生电感一起产生了超高频振荡,该振荡经LC滤波器衰减,在电源的输出端表现出超高频干扰. 此纹波大致应该是第二个所描述的，可是我不明白这个小波浪和开关过程有什么具体的关系，请您解惑。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | |
您好，不太明白为什么是“示波器不好”，具体什么原因导致的，以及该怎么进行操作，您能详细说一下吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你说的是对的，此纹波是第二个所描述的情况。这个小波浪和开关过程的描述比较难讲清楚，这需要一些波形图，但一下也找不到合适的波形图。
开关电源的输出不外乎两种纹波，开关纹波和工频纹波，总的纹波由这两种纹波叠加，如下式表示：
LLC的开关纹波
LLC的工频纹波：
你现在的波形因为是直流供电则工频应该是没有了，因此仅剩开关频率的纹波了。
我觉得你先找本LLC的文章或书读读，然后有问题我们可以相互探讨。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 参考248楼，pi滤波器实际可以等效为LC滤波器的。计算结果大都是近似的，实际使用中需要根据效果做些调整的，一般取几十到几百欧姆。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 说得不错，我还以为会有人说2圈或2圈半什么的。电感或变压器是不会有半圈的，接入电路后最后半圈总会和电路构成完整的一圈。因此诸如2圈半实际就是3圈。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 我就敢说是2圈，或者2圈半。绝对不是3圈！！！！！！！
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 无论是电感或变压器的绕组都不存在半圈的，最后的零头总要和电路构成闭合回路的，这半圈实际上形成了完整的一圈，如图，假如我们用LCR表测量这个线圈那半圈不也就完整了吗？
可能我说的不算权威，手中原来有份Vishay资料阐述了这个问题，不过现在找不到，无法给出权威的说法。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你回去看看你的130楼。
初级阶段是2圈，中级阶段是3圈，高级阶段还是2圈 顶多2圈半，玄级阶段是几圈？？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 从这个角度来欣赏，是标准的2圈，何来的3圈，2圈半都不会有了
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那么你看看209楼是几圈？按你的说法是一圈也没有了吧。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 距离是分母，前面2圈的距离就是导线的半径，最后1圈1/4到1/3是导线半径，其余的地方则是半径的几十倍。那么结果就是几十倍差距。这样的伪3圈很难和真正的3圈相提并论
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 实在是没有明白你是将130楼的什么还是讲这个磁环。对磁环来讲分母是磁环的周长，和导线的半径有什么关系呢？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 抛开公式也可以讲的通，导线紧贴磁环，用电场能交换获得最大磁场能，最后一圈交换的能力大大衰减，有电感之型，无电感之实。
于是有了半匝理论，实际应用中，半匝还能解决很多麻烦问题。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你上面所说有所不妥，应该是电流产生磁场，磁场产生电场，不是电场产生磁场。
另外我只能强调说电感、变压器线圈是不存在半圈的，你不信我也没有办法。 |
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 好啊，抽空会做个试验。不过你再看看209楼，按你的想法应该半圈也没有了。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 假设上面是永磁体，下面有条平行的导线，流过变化的电流。这应该算0圈了吧，那么磁场会不会改变电场，电场会不会影响磁场呢！
如果有，应该算1圈吗？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我认为这个说的通，磁环才说的通。闭合的磁环是平行磁场的加强版而已，效果更明显。
突变的电流，感应出一个阻碍他突变的能量。
好似鱼受到水的阻力，飞机受到空气的阻力，加速度越大则阻力越大。
那么电流受到磁场的阻力，频率越高，幅度越强则对应磁阻越强。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 为什么思路一定要局限于圈，无线电的发送，雷达 声纳等等 好像也没有圈吧
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 那是另外的话题了吧？我们谈论的是电感线圈或变压器线圈有没有半圈的问题。 |
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 怎么没人关心这个问题呢？
这个是个很常见也很容易忽略的问题啊
期待楼主精彩讲解！
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | Q值高意味着电路中能量损耗小，可以设想一下，假如电路中损耗的能量很大甚至大过电路提供的能量振荡器还能起振吗？肯定不能。因此Q值越高，越容易发生谐振。
|
|
|
| | | | | | | | | | | | | | | | | 前辈，我有个疑问哈：我们在画PCB时电路板铜箔厚度都一样，所以在主回路上（大电流回路上）我们会增加它的宽度，来保证主回路能承受的最大电流值满足要求，也就是说大电流的路径同时面积也大，这个时候该考虑哪一种干扰呢（我是个新新人，经验实在匮乏，说的不对求指正）
|
|
|
| | | | | | | | | | | | | | | | | | | 线宽不一定环路大，比如235楼的图线宽的环路反而小。所谓电磁干扰不是电就是磁，电指电场，在电源的正负之间，通常干扰较小，干扰比较大的是磁场，因此一般考虑磁场干扰。
|
|
|
|
|
| | | | | | | | | | | | | A.........................................................
|
|
|
| | | | | | | | | | | | | 环路面积不计金属部分的，金属部分没有辐射磁场，因此下图辐射小。但相互干扰大。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 这个问题不能简单的说哪个好哪个不好，从天线设计角度上讲，增加线宽可以增加辐射带宽，窄线辐射中没有的频段，宽线中会有，但同一频点下宽线的增益不比窄线高，这个主要指的是共模辐射。差模相对共模辐射能力弱，增加线宽可以减小环路面积从而降低辐射，这个是没问题的，但是要知道，差模辐射能力比共模是要低几个数量级的，不明白的可以看天线方面磁偶极子与电偶极子的辐射计算公式。实际电路设计中，用宽线不好，因为电源空间有限，线宽了距离噪声源就近了。所以综合来讲，窄线更好，更符合实际需要。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 不同意你的观点，这种闭合回路与天线没有任何关系，无论是发射天线还是接受天线均不可能用闭合回路，不知你有搞过天线没有？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 举个例子：假如你信号中含有433MHz的频率，则波长是692mm，单极天线则天线长为173mm，前提是你必须要有地平面作为反射，否则你的天线长度需要346mm，谁家的PCB布线会有这么长？PCB的线宽度与阻抗有关，天线还必须与阻抗匹配，否则信号无法发射出去。偶极天线必须是两条开口的线，还必须成一直线，这种情况基本不存在，另一种就是PCB天线，我设计的2.4GHZ Zigbee PCB天线和下图差不多，你把天线拉直看看要多长？还有这个PCB宽度约为50欧姆阻抗。
不知你讲的 “天线方面磁偶极子与电偶极子的辐射计算公式” 是什么书里的，又是如何计算的？还有你上面那些理论是来自何处？
曾经研究过天线理论，过于复杂看不懂，但实际应用不需要很复杂，按尺寸做就可以了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 楼主，你这个地方放一个过孔做什么用的？线面有大面积铺地吗？天线部分好像不能有线。根据PCB线宽和铜厚，有没有什么办法比较精确的算出天线的增益的？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 你这开头和结尾的话明显自相矛盾并且结论毫无没道理，我们来看一下：
“这个问题不能简单的说哪个好哪个不好，。。。。所以综合来讲，窄线更好，更符合实际需要。”
开篇讲不能简单讲好不好，结论又是窄的好，是不是有点自相矛盾啊？线的宽度是按实际电流量或阻抗等来考虑的而不是什么“窄的好”，窄的有什么好啊？
|
|
|
| | | | | | | | | | | | | | | | | | | | | 说实话这段话我完全没有看懂：
“从天线设计角度上讲，增加线宽可以增加辐射带宽，窄线辐射中没有的频段，宽线中会有，但同一频点下宽线的增益不比窄线高，这个主要指的是共模辐射。差模相对共模辐射能力弱，增加线宽可以减小环路面积从而降低辐射，这个是没问题的，但是要知道，差模辐射能力比共模是要低几个数量级的，不明白的可以看天线方面磁偶极子与电偶极子的辐射计算公式。”
我相信仅很少人能看懂，看懂的还请帮忙解释一下。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 楼主我只是讨论技术而已，有疑问请有理有据的提出来，不要一口一个“你搞过么”，这样真的很没说服力，若论辈分，您该是长者，咱心平气和好么。关于计算公式，下图是约翰克劳斯写的《天线》，自己带个值到式子里一算就知道。还有，我接触并且仿真过很多天线，关于超宽带天线的你如果不了解，可以去看金明涛（ID东北人）的帖子。这里就你的疑问解释如下，如果还认为有不能理解之处，请指出即可，我尽力解释清楚。
第一，该问题分情况来看，没有一个噪声源是覆盖低频到高频所有频段的。同样的，也没有一种处理方式能够覆盖低频到高频所有频段的，单就这点来看，提出问题的兄弟就没有将其描述清楚。
第二，就你所说的433天线来讲，天线设计上是用1/4波长来估算尺寸，这点是没问题的。但是要明白的是，433天线并不表示其他频段就没有辐射，只是增益很小而已，手机的双频三频天线是倒F天线，按你说的1/4来看，怎么算尺寸，到底是按GSM呢还是按LTE频段？微带天线还有尺寸给你算，波导裂隙呢？喇叭呢？按结构分，天线种类可有很多啊。还有，实际EMI的辐射是在1/4波长前提下才有的么，去实地测一下你就明白了。我们公司一个7寸触摸屏在2MHz有很明显的谐波辐射超标，触摸频率在120KHz（暗室天线校准只能到2MHz，产品2Mhz以下辐射更高），试问7寸触摸屏的尺寸是2MHz对应波长的多少分之一？
第三，回到该问题，既然提问者没有说明针对的频段，只是简单的说哪个好哪个不好。所以我分类进行说明，
（1）改变线宽会改变谐振频率。所以单一频率没有可比性。因此下面的对比按照0到5GHz范围内的情况粗略对比。
（2）增加线宽可以增加辐射带宽，所以，用宽线会增加高频噪声的辐射效率。有些隔离不好的电源其噪声带宽覆盖了CE到RE上百兆，我见过实际产品中一点几GHz的PCIE信号从电源出来的。
（3）我随便画了一个模型，从仿真结果来看，EMI关注的低频频段下，窄带是优于宽带的。结果图在下面，从S参数来看，宽带的谐振频率低于窄带，带宽宽于窄带，远场增益来看，共模辐射低于1GHz窄带增益大于宽带，低于该频率下，窄带增益小。差模辐射远低于共模（同一情况下差模比共模低了10dB以上），这里不做考虑。
（4）从第（3）的结果看，低频下宽带好一些。但这仅仅是作为辐射能力考量情况下的结果。实际产品需要考虑空间布局的客观情况。不论是电源板还是高速板（不考虑高速板走线与芯片管脚的阻抗匹配的前提），布线的空间都是很拥挤的。线宽增加一倍带来的串扰剧增在电源上很常见吧，往往一根线远离几毫米会明显减小线上噪声幅值（这里有疑问可以拿近场探头去测）。
所以我说窄线在工程上更好。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 说得我好像不是心平气和的一样。你过于敏感了，很正常的一句话你过于解读了，仅仅只问过你一句做过没有哪来的一口一个。。。读别人的话其实是看你带什么心态去读的，你言必：不清楚去看什么什么，其实这种说法倒是很不好的，呵，这些没有必要过于纠缠。
上面那位兄弟提的问题很正常，根本没有说过什么全频率之类的意思，仅仅是两种结构的比较，你过于解读了，牵涉出天线设计了，我认为这个也没有必要多研究。
关于双频手机，一定是需要不同尺寸天线的，按你的口头语不清楚去看什么什么书，但我不会这么说，我总是喜欢用事实说话，如图是一款双频手机，请注意看底部，900M和1800M是由不同尺寸的天线组合而成的，看左上角GPS天线由于频率不同有单独的天线，右上角还有其他频率的天线。
至于你说的什么触摸屏那就有点扯远了，触摸屏有干扰泄露那是玻璃有问题。
至于你说的“第三” 及以下，完全不知所云，因此不予探讨。
关于公式你说 “下图是约翰克劳斯写的《天线》，自己带个值到式子里一算就知道”，这有点坑人了，是否应该由你计算什么来证明你的什么观点？
那几张仿真图，仿真的是什么天线？单极？双极？环形？差分？弄这么几张天线方向图是为了说明什么问题呢？与上面的问题有关吗？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 真够固执的，手机PCB照片放那里了，文字都标上了，天线也标的很清楚了硬是熟视无睹。
- 既然你说我贴的手机天线是个什么“倒F”天线那就把“倒F”圈出来吧。（100%的确信你标不出来）
- 所谓双频三频手机是“倒F”天线，百度上看来的吧？从没见过手机天线吧？呵呵，手机天线品种无数，岂能一个“倒F”能包罗万象？
看看 “F” 天线吧，
你说是F还是倒F？
- 说天线不能组合我也真是醉了，举几个例子给你看看吧：
下面这种天线很常见吧，俗称振子天线，由长短不一的部分组成：
原理很简单，高频时由短的振子接受信号
低频时由长的振子接受信号
呵呵天线不能组合，这有多外行啊！看几张手机天线的图
还没明白？那就看看Motorola的手机天线，自已看图上的解释，是不是组合啊？
部分图片来之此书：不会还以书吧？怀疑书也没关系，这些天线是上海某厂家实际生产的产品，若是需要可以给你厂家的名字自己去问也可。
- 说远场图不是天线图那就有点搞笑了，不得不解释一下：
近场是围绕天线附近的电磁场，远场是远离天线的电磁场，如果还不明白看一个链接：
http://www.antenna-theory.com/basics/fieldRegions.php
- 所以请你不要只会仿真，仿真是在理解的基础上验证，仿真只告诉你结果，但不告诉你为什么。更不要习惯性的说什么随便设一个模型，然后贴张什么图，既没有文字说明也没有原理图什么的，天知道你设的是什么模型？结果仿的是什么自己也不知道。
- 关于你的（2），说了等于没说，大道理讲了很多，但又没有实际计算数据。
- 关于你的（3），纯属无中生有，有谁说过1/4波长才会辐射啊？你这样无中生有当然会认为你在说1/4波长会辐射吧？
- 关于你的（4），触摸屏EMI外泄问题，对你说过了，玻璃有问题，触摸屏的玻璃后有防EMI的透明导电层，双重作用，既要防止外面的对里面的干扰也要防里面的EMI辐射出去，自己翻翻资料去看吧。还有你说触摸屏的工作频率为120KHz..........试问7寸触摸屏的尺寸是2MHz对应波长的多少分之一？呵呵，这明显是不懂EMI。60多KHz频率开关电源不要说 2MHz了，几百兆的辐射不一样有？
- 还有啊，你建议我多查查百度什么的，这可不是好主意，百度的资料最多1%对我有用。弄得不好百度把你带到莆田那不尴尬啦。
- 你说我帖子里很多错，会误导别人，有错很正常啊，请帮忙一一指出并给出正确答案不就好了吗？
- 关于你的（5）：“这个帖子是楼主你的，烦请你讨论的时候多费些神”，你觉得我还不够费神？每个观点我基本上都用图来表述，你有吗？
- 最后希望你不要说带有人身攻击的语言，诸如：“请你改掉.......的毛病”之类的。如果我接你的话大家不变成相互攻击了？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 补充一个触摸屏的简图，注意看UTC层，专门用于阻挡EMI的。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你真敢提触摸屏啊，好吧，你执意要争我就给你解释一下你所谓的“UTC层”，下面我说的你可以去找国内外生产触摸屏的厂家咨询。
1、你给的图都是错的，图中的EMI阻挡层位于触摸屏和显示屏之间，其作用在于屏蔽显示屏的EMI噪声而不是触摸屏本身的噪声，应用都搞错了后面的可想而知，必定全错了。
2、触摸屏分电容式、电阻式两大类，现在主流的触摸屏工艺采用电容式（透射互电容），可实现多点触摸。给你贴一个百度百科的链接 https://baike.baidu.com/item/电容式触摸屏/7533199?fr=aladdin，准确的讲触摸屏内的是一层ITO（氧化铟锡）导电层，因为其呈现无色透明而广泛用于触摸屏生产中。
3、ITO作为镀膜工艺的一种，其镀膜工艺主要为化学热蒸发喷涂（物理气相沉积），也有用真空磁控等离子溅射的，后者用于多层超薄纳米膜层的制备，多用于LOW-E的生产，国内大厂如南玻做的很好。
4、该镀膜层的功能并非屏蔽EMI。ITO层是触摸屏的功能层，连接触摸屏芯片的RX和TX（信号接收和发射端）。其形状多为菱形、条形、三角形。采用两层有机薄膜或玻璃镀膜后粘接而成。
5、触摸屏芯片多由I2C信号驱动，经由芯片TX管脚连接底层ITO膜，以一定频率发射信号。顶层ITO膜接收到底层信号后传送到RX管脚。当人体接触触摸屏，改变顶层与底层间的互容，从而改变进入RX管脚的电流电压值，芯片识别后判断具体位置坐标。所以这里ITO一直充当信号的发射和接收，应该是噪声源（触摸芯片）的噪声泄露途径。
6、电容式触摸屏外面不允许有金属材质的屏蔽材料，不论是网状的还是纳米结构的膜层都不行，在整改过程中很多屏蔽材料我都试过了。屏蔽材料会使触摸屏丧失触摸功能。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我们触摸屏方案是奕力的，而且他们的FAE来过很多次，专门就原理和工艺问题讲解过，你说不对我能怎么办。承认百度有很多东西是错的，可我引用的东西，我个人认为是没毛病的。你坚持自己的观点，我就问你测过吗？我可是测过不止一个触摸屏厂家的产品。如果你还坚持你的观点，我无话可说。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 请问上一楼的图重新看了没有？附件看了没有？
你搞触屏测试不见得就懂触屏，毫无根据的说我什么什么错了，我把资料附上你好歹也要表个态吧？那个FAE来过你们那里不见得就表示你是正确的了，是不？把那份附件多看看应该对触屏的EMI会有更深的了解。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 下面图是你附件的图，请看清楚，触摸屏是outer surface（glass）。文章中的UTC，也就是你说的emi屏蔽材料是介于outer surface和显示器之间的。我上面有说错么？
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 所谓 “ 实际EMI的辐射是在1/4波长前提下才有的” 不知哪里来的理论？如果是引用什么资料的希望能给出出处，如果自己想象的那就不要提了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 多嘴说一句，既然楼主跟我说145楼的是错的，所以为了你不再跟我说145楼的问题，我翻到上面看了下，个人觉得他说的对。他画的你不信，我给出仿真结果来，为了形成清晰对比，这里尺寸画的大了点，免得你又有疑问。
短磁芯的电感，磁力线大都走磁芯上，就像145楼说的那样“磁力线没得选”。
而长磁芯的电感呢，很明显大部分磁力线是靠近绕组的，原理绕组的磁芯上强度已经很弱了。
还有，楼主若是对此结果有疑问，不妨自己动手仿真一下，若是楼主不熟悉软件，我可以代劳，当然也可以找164楼玩Maxwell的兄弟去验证。收音机天线，水管什么的就不用贴出来了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 你觉得你仿的是磁力线吗？怎么看出这是磁力线？
我们来看看教科书上是怎么说的，如图是以棒状电感：
其磁力线的分布如下图：
沿棒状电感长度方向会向外辐射电磁波，形成天线效应，如图：
我们再看看145楼的兄弟是怎么说的，为方便理解先把145楼的原图贴上:
145楼是这样描述的：
“你把磁芯截断一小截，对走1,2路径的人不影响，但原来走3的人在路被断掉后，再也找不到一条比原来的3更好走的路了，原来还能走磁芯的地方，现在只能走空气，想挤别人好走的路也挤不进去，1,2路径已经满员了。反应在整体上，就是磁阻变大了”
难道原来磁力线3不走空气？所谓1，2路已满员什么意思？饱和了？空气会饱和吗？磁棒截去一段气隙变短了磁阻反而变大？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 来逐条给您解释：
难道原来磁力线3不走空气？磁力线3在图中很明显，一段走磁芯，一段走空气；截去一小截磁芯X，磁力线3原来通过磁芯X部分的路径所处的材料由磁芯变成了空气。他为什么不改变自己的路径，跟磁力线2走同一条路径呢？原因是：1，2路已满员。
所谓1，2路已满员什么意思？饱和了？空气会饱和吗？
不是这个意思(这里根本不涉及磁芯饱和的问题)。磁力线1,2分别代表了磁阻(磁导)大小相同的磁力线路径，截去的那段磁芯对他们不产生任何影响 ，这些路径对应的磁阻不变，因此不会去容纳很多的磁力线，此为“满员”。
磁棒截去一段气隙变短了磁阻反而变大？
三条有代表性的磁力线，磁力线1,2对应的磁阻不变，磁力线3的磁阻变大，总等效磁阻变大，有问题吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 当然有问题，我们假设有这么一个棒状电感，
右面截去一段后，磁力线怎么走？
是这样呢？
还是这样？
毫无疑问你认为磁力线是按后一种路径走的，所以磁阻变大。磁棒明明短了一截，磁力线干嘛要跑一段空气柱再折回？你觉得可能吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 所谓1,2 路已满员是什么意思？不能走磁力线了吗？不能走不就是饱和吗？还能有什么解释？再问一句空气会饱和吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 1,2路满员的意思，我打个比方，如果不恰当再请您指教：
电阻R1，R2，给个固定的激励，只能产生有限的电流I1,I2。这时我把R3的电阻去掉，原来流过R3的电流I3不能挤到R1,R2的支路里，因为R1和R2的电流“满员”了。
我理解的“饱和”的意思是，增大激励(电流)，磁通量不再发生变化，此为磁通饱和。不知道你说的饱和是不是此饱和。
如果是的话，你的问题意义何在？因为此处不涉及到激励的变化。退一步说，此处的磁路包括空气和磁介质两部分，为何会单问空气会不会饱和？get不到你的点，抱歉。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 你觉得是按第一种走。
好。那没有截那段磁芯的时候，为什么不按第一种走？请您解释一下？
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 这两句话有能看懂的吗？特别是第二句谁能看懂我就服了叫他一声哥。
- 短磁芯的电感，磁力线大都走磁芯上，就像145楼说的那样“磁力线没得选”。
- 而长磁芯的电感呢，很明显大部分磁力线是靠近绕组的，原理绕组的磁芯上强度已经很弱了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | “而长磁芯的电感呢，很明显大部分磁力线是靠近绕组的，原理绕组的磁芯上强度已经很弱了。”
对方写错了几个错别字而已，
“而长磁芯的电感呢，很明显大部分磁力线是靠近绕组的，远离绕组的磁芯上（磁感应）强度已经很弱了。” |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 我仿真结果中用磁场强度表示磁力线有什么问题。楼主你觉得我的是错的，我解释了你仍然觉得是错的，那我保留意见。我只想多说一句，若你所谓磁力线理论是正确的，那么空心电感呢？或者随便一个导体呢？它的自感和与周围导体的互感产生的磁力线又该如何解释？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 磁力线的仿真图是这样的
需要强调说明的是关于磁棒电感截去一段后电感变小的解释不是我自己发明的，前面已说过，是从资料上看来的，引用资料，我还说过，整个帖子没有一处是自己有什么发现或创造，全是从各资料上看来的，我只是归纳浓缩而已，不然任何一个问题张开的话都是没完没了的。
你按自己的思路去解释我认为完全没有必要，说了重一点你会认为伤了你的自尊心，但还是不得不说，我认为你尚不具备这个能力。如果你一定认为你有这个能力也完全没有关系，或者你认为你说的是对的也没有关系，由各位读贴的朋友自行判断即可。
我们争不明白，我也不是权威，我只是把自己的所见分享给大家而已，如果资料引用错那只能对大家说声抱歉了。
262楼我用水管来形容很可能是不恰当额或者有错，请各位自行甄别。
|
|
|
| | | | | | | | | | | | | | | | | 3倍以上线宽的间距很难达到吧，特别是电源反馈回路，距离大电流的输出线路，大电流的输出线路都是比较宽的。
|
|
|
| | | | | | | 上图中电场线的方向是不是与铜箔电流的方向相同？，只是电场的“地”是参考地。所以在图上换出来就看似与磁场线交叉的了
另外EMI布线这块需要哪些特别注意的，与旁边的功率回路的走线间距怎么定呢
|
|
|
| | | | | | | | | 此处的电场和电容原理一样，电场线总是由正到负，因此图中的电场线是和铜箔垂直不是和电流方向相同。磁场是围绕着铜箔的。电场与电压高低有关，与电流大小无关，磁场与电流大小有关与电压无关。电场一般不太会干扰其他设备或电路中的其他部分。
EMI布线需要特别注意，我想该注意大概只有三点：布局合理、接地合理和线最短原则。
与旁边的功率回路的走线间距怎么定呢，无解，我能想到的只能是参考上一条。
|
|
|
|
|
|
|
|
|
| | | | | | | 英文的，我表示看不懂。
我中文的有的看着就比较吃力了。
|
|
|
|
| | | | | | | 感谢楼主，感觉楼主回答很严谨，回帖的形式对看帖人也很友好 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | 看一页5分钟，翻译一页大概要半天，翻译一章十天半个月太费工夫了。
|
|
|
|
|
|
| | | | | 先赞，再找抓转头来拍,
论坛上楼主有帮忙解惑很多问题，思路很严谨，很清晰，感谢。
|
|
|
| | | | | | | 多谢鼓励。有时难免有胡说八道的地方，还请不吝指正。
|
|
|
| | | | | | | | | 好贴，感谢分享！希望继续！
有没有电感绕制方面的资料？谢谢
|
|
|
|
|
|
|
| | | | | 再次感谢楼主，我是今年才开始搞电源，但是看论坛里的发帖时间，近年来好的技术贴已经是越来越少了。
读完您的帖子受益匪浅。 |
|
|
| | | | | 再次感谢楼主，我是今年才开始搞电源，但是看论坛里的发帖时间，近年来好的技术贴已经是越来越少了。
读完您的帖子受益匪浅。 |
|
|
|
| | | | | | | 多谢鼓励，尚若此贴能给你及大家带来一些收获也不枉了辛苦编辑帖子。
|
|
|
|
|
| | | | | 两级EMI电路中，为什么第一个是小感量，第二是大感量（共模感）
|
|
|
| | | | | | | 惭愧，这个还真说不上来，估计和电源端的阻抗有关吧。
|
|
|
| | | | | 前辈好，我想请教下从一级到多级EMI电路的基础理论，最根本的东西。总是觉得没找到精髓。能不能指点一下？非常感谢 |
|
|
| | | | | | | 不是很理解什么是从一级到多级的EMI理论，我觉得，无论多少级，其原理都是一样的，除此以外我也说不上有什么动西能指点。
|
|
|
| | | | | | | | | 比如说在滤共模时，一个共模电感为1阶；一个共模电感加一组Y电容为2阶；共模电感、Y电容、共模电感为三阶；以此类推，我不确定我这么理解对不对。我想问的是这个通用的原理，和计算方法。只看公式不能理解设计的原理，不知道公式为什么这么用。目前只了解容抗，感抗和阻抗公式。
比如这个2阶的，和3阶的计算就看不懂（如图），要学会哪些原理才能理解这个计算方法？
是不是每增加一个储能元件可以多滤一个频段的共模信号？
除此之外，还想请教一下哪款软件可以仿真EMI电路？
谢谢！
-
2阶
-
3阶
|
|
|
| | | | | | | | | | | 1）要学会哪些原理才能理解这个计算方法？--- 拉普拉斯变换
2）每增加一个储能元件便多了一阶，对信号（噪声）增加20dB/10倍频程衰减。（通常有用的称信号，无用的称噪声）
3）除此之外，还想请教一下哪款软件可以仿真EMI电路？--- Cadence，不过用起来也是比较复杂的，这是PCB板级仿真，我也没用过。原理图级可以仿真的应该比较多，但没什么用。布线仿真才是王道。
|
|
|
| | | | | | | | | | | 楼主理论公式图都贴出来大家学习了，不仅有实物图，还有理论知识的支撑。
|
|
|
| | | | | 各位21世纪电源网论坛的朋友们，大家好，我是中星微的FAE，我们公司是主做锂电池保护的，包括单节、双节及多节的锂电池保护芯片，在业内也是被大家所熟悉的，今天在这里打个小广告，若打扰到您获取知识的体验，先说声对不起，倘若您眼下需要用到锂电池保护芯片或者想详细了解下锂电池保护芯片，欢迎来电来函以及来而不往非礼也之洽谈，梦想还是要有的，万一实现了呢，我的Q309521072，说你呢，别等了，加吧！ |
|
|
| | | | | | | 不知这位兄弟发的什么内容被屏蔽，其实我认为只要不涉及政治还是不要屏蔽比较好。 |
|
|
|
| | | | | 滤波器的设计是一门很深的学问，设计好了，可以解决很多问题呢。
|
|
|
|
|
| | | | | EMI 的共模电流是如何产生的？
关于此问题没有一本书上有具体说明，大都含糊不清的泛泛而谈，实际很多写书的人自己也不知道EMI共模电流是如何产生的，要么抄来抄去，要么很笼统的一笔带过，因此涉及到共模干扰电流都是讲如果抑制，但鲜见有说如何产生的。
怎么样，想知道共模电流是如何产生的吗？敬请关注本帖，稍后慢慢道来。
|
|
|
| | | | | | | 续： EMI 的共模电流是如何产生的？
我们来看这样一个电路，如图所示，电路很简单，一个信号源产生一个300MHz的高频信号，信号源内阻50欧姆，两条导线长度10cm，300欧姆阻抗，负载同样为300欧姆。由于传输线阻抗与负载阻抗一致，因此信号在负载端不产生反射，于是 I2 与 I1 大小相等方向相反，或者写成 I2 = -I1。信号源阻抗大小对信号的传输没有影响。
这样一个超级简单的信号传输电路有没有辐射呢？当然也有，但是不难预测辐射一定是相当小的，通过仿真（Method-of-Moments EM Field Simulator）得知，在3米处的辐射约为1200 uV/m。
接下来我们对该电路进行一番改造：在返还路径上加上两条导线，如图所示，一条在 A 点，一条在 B 点，这样改造后电流会发生什么变化呢？
|
|
|
|
|
| | | | | | | | | 续： 共模电流是如何产生的？
在 A 点和 B点加上一段导线后，其实在这段新加上的导线上是有电流的，已节点 A 为例，如图：
当电流 I1 流过节点 A 时，蜂拥而来的电子在 A 点 分成了两路，一路返回，形成 I2 电流，一路很傻的往新加上的导线上跑，须知那是不归路啊，然而电子不知道啊，等到了尽头才发现无路可走，于是一部分电子被高速运动的电子流挤出导线，跑向空中形成辐射电流，大部分电子返还，于是形成反射电流，这反射电流其实是很有害的，叠加在原始信号上形式波形失真。当然 I3 是比较小的。
事实上，I3 和 I4这两端导线其实起到了天线的作用，称为双极天线（dipole antenna）。
待续。。。
|
|
|
| | | | | | | | | | | 看过一篇,也没有看到如何设计开关电源的输入共模和差模参数的计算公式和实例.共模电感有互感的存在,那设计参数是否要考虑在其中？
|
|
|
|
| | | | | | | | | | | | | | | 没有,什么叫EMI滤波器设计从入门到精通 ,都去看英文书,都能看英文书.
|
|
|
| | | | | | | | | | | 续： 共模电流是如何产生的？
那么I3 有多大呢？我们先假设 这个双极天线在300MHz的频率处产生谐振，于是可算出双极天线的阻抗为73欧姆，即每条天线臂的阻抗为36.5欧姆，而两条10cm的导线由于比波长短许多，因此可等效成两个电感 L1 和 L2，可计算出 L ~ L2 ~ 70nH （注： 符号 ~ 为约等于），整个电路可等效成如下电路：
此处 I3 和 I4 就称为 共模电流，大小约为1.2mA。
但是1.2mA是怎么来的呢？且听下回分解。
|
|
|
| | | | | | | | | | | | | 续： 共模电流是如何产生的？
先看定义：
此处：
变换一下 I1 和 I2 的关系式可得如下公式：
节点 A 的电流关系式为：
有上式可知 I3 = 2*Icm
在此先要提醒，高速电路的PCB布线不能留有多余的线段，否则就是一段天线，向外发射干扰信号，对于各种芯片不用的端口需接地或接电源，原因同上。
为了测量 I3 的大小，需要做个实验，实验电路很简单，信号发生器 -> 接衰减 -> 300Ω馈线 -> 300Ω负载 -> 天线，器如下图，整个装置放在一个巨大的接地平面上。
主视图如下：
注：什么是馈线？老式电视机的天线上用的最多的那种，如图：
测量采用 Tektronix CT1电流探头，如图，这探头很贵啊，800美金一个。
测量结果为天线上的电流1.2mA，用 Method of Moments 仿真软件进行仿真得到天线上的电流为 1.34mA。
待续 |
|
|
| | | | | | | | | | | | | | | 续： 共模电流是如何产生的？
天线上产生电流的更本原因是因为返还路径上有电感存在，无论你接地多么良好此电感无法消除。减小辐射的措施有二：
1） 尽量增大地线面积，也即减小地线上的电感量
2）屏蔽。屏蔽有什么效果呢？如下图所示，将馈线部分全部屏蔽起来再测量电线上的电流，发现电流已减小为80uA，可见屏蔽是很有效果的措施。
【完】
关于【共模电流是如何产生的】并非本人原创，全部内容摘自以下文章，有兴趣的可下载细细阅读慢慢体会。
How Common Mode Currents Are Created.pdf
(116.12 KB, 下载次数: 130)
|
|
|
|
| | | | | | | | | | | | | | | | | 請問大師，一般ˊ65W功率輸出之共模電流會影響到 EMI_Radiation 嗎? 可能的頻率範圍是哪裡?
|
|
|
| | | | | | | | | | | | | | | | | | | 这个不好回答，即使10W的功率，也有可能共模电流会影响到EMI_Radiation。可能的频率范围也未可知，不可预测。
|
|
|
|
|
| | | | | 真心感谢 大师分享，不愧是有工匠精神的人。
讲解的很精彩，，虽然我看的似懂非懂。
|
|
|
| | | | | 楼主你好，想请问一个问题。服务器电源，PFC+PSFB结构，母线电容与L/N线产生耦合作用，耦合出移相全桥的2次谐波噪声，经测量为差模噪声，噪声大小与L/N线和母线电容的距离有关，越近噪声越大，中间加铜片屏蔽（铜片没有连接地），虽有减小，但是仍然不满足要求，由于布局问题，无法使L/N线与母线电容存在较大的距离，该怎么解决这个问题？
非常感谢 |
|
|
| | | | | | | 不知道用什么手段测量出是差模噪声的？如果确认是差模噪声则加差模电感一般应能解决问题。
按你说的 “噪声大小与L/N线和母线电容的距离有关”，这似乎是辐射干扰而非传导。辐射干扰加铜片应该是没什么作用的，铜片只能屏蔽电场而不能屏蔽磁场，而辐射干扰属于电磁波，可以加贴片试试。
另一方面，如加铜片应该接地，以减小两者间的电容，减小噪声耦合。
|
|
|
| | | | | | | | | 因为空间限制无法增加DM电感；母线电容外面增加铜片确实没有作用，增加铁片只能减小2dB，无法完全解决问题。请问还有别的解决方案吗？不胜感激 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 楼主，有没有空专门讲讲三相滤波器的设计？感觉三相的比单相的复杂很多 |
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 感谢版主，也感谢各位前辈们盖楼，获益匪浅。。。。。。 |
|
|
|
|
|
|
|
|
![CJ$TM$M]794WC`B}PCN2953.jpg](https://bbs.21dianyuan.com/data/attachment/forum/201709/26/155830ciiq6aqeicq6w5e1.jpg "CJ$TM$M]794WC`B}PCN2953.jpg")
津公网安备 12010402000296号