|
|
| | | | |
楼主 以你的经验 针对这总单独使用桥后 CLC的电源 一般功率都不能超过多少啊?超过了一般就要在桥前想办法的意思
|
|
|
| | | | | | | 我觉得这种应用并不直接受制于功率,主要是这种应用通常用在输出可以不接地的场景,而这种场景的适配器通常都是低功率适配器。
|
|
|
| | | | | | | | | 是,在功率很小的机上面见过很多是这样做,但是不知道能做到多大功率,再有单级PFC上面桥后 也有比较多的这样做的 |
|
|
| | | | | | | | | | | 如果是PFC桥后的CLC,几百W都有这样用的,无PFC的CLC,用到大几十W没问题,只是大功率的一般要求输出接地,输入有大共模,通常会用大共模的差模分量来滤差模噪声。
|
|
|
| | | | | 以上的措施,全部是从滤波的角度来压低差模分量,除此之外,从噪声源头想想办法,也是可以的。
对于反激电源,差模分量主要来自于开关频率的纹波电流,对于CCM的方案,可以适当增加感量,或者适当提升频率来增加CCM深度达到降低纹波电流的目的。
另外,从测试角度,我们则可以通过降频来避开第一个进入传导测试频段的基波/二次谐波/三次谐波等,常用的电源控制IC通常考虑到了这一点,通过设计工作频率在65KHz(即考虑误差后的二次谐波仍不会进入传导测试频段)或者130KHZ(即考虑误差后的开关频率不会进入传导测试频段)。
|
|
|
| | | | | 我曾经做过一款5V2A的电源,共模差模都要,辐射都是趴在地上走的。
|
|
|
|
|
| | | | | | | | | 我有做一款12V1A 无Y传到辐射6DB的,这个可以给大家学习。
|
|
|
| | | | | | | | | | | 可以发出来大家学习,这个功率级别,是可以做到无Y无共模的。
|
|
|
|
|
| | | | | | | 5V2A如果不需要输出接地测emi,共模肯定是不需要的,加了算是过设计
|
|
|
| | | | | | | | | 当时是给平板充电的,如果不加共模电源测试是可以过,配平板测试有很多模式要测试,那就过不了。最后没招了,还是加了。
|
|
|
| | | | | | | | | | | 共模干扰问题,可以通过变压器屏蔽搞定,不差钱不差空间加共模也可以
|
|
|
| | | | | | | | | | | | | 好早了12年做的案子,那时候IC还没现在这么好过EMC,用的士兰微的IC,记不清楚型号了,主要是加了共模差模效果非常好。
|
|
|
| | | | | | | | | | | | | 发现有的公司为了更快的搞定EMC问题,做变压器会优先使用铜箔做屏蔽。
|
|
|
|
|
| | | | | | | | | | | | | 共模电感本身不是必须的,必须的是足够低的输出共模噪声,可以通过变压器屏蔽解决,也可以通过留出共模噪声窗口解决。
|
|
|
| | | | | | | | | 版主,能否帮讲一下原理,为啥输出不接地测试EMI,共模肯定不需要!多谢! |
|
|
| | | | | 讲一下最近流行的PD 18W的输入EMI线路方案呗
|
|
|
| | | | | | | 这个功率级别,如果输出不需要接地测EMI,不需要共模是可以的,桥后用CLC搞定差模就可以
|
|
|
| | | | | 接下来开始谈传导的共模噪声问题了。
传导共模噪声个人总结通常有几种路径:
1)开关动点高的dv/dt直接耦合到输入L/N线
2)开关动点高的dv/dt从原边侧与地平面产生耦合
3)开关动点高的dv/dt通过变压器耦合到副边,进而从副边输出耦合到地平面
4)开关回路高的di/dt产生磁场,耦合到输入L/N线
以上的地平面指的是大地,以上的前三种均为电场耦合,传递路径是寄生电容;第四种为磁场耦合。
|
|
|
| | | | | | | 1)开关动点高的dv/dt直接耦合到输入L/N线
2)开关动点高的dv/dt从原边侧与地平面产生耦合
3)开关动点高的dv/dt通过变压器耦合到副边,进而从副边输出耦合到地平面
4)开关回路高的di/dt产生磁场,耦合到输入L/N线
对于第一条,通常通过布局走线就能够略知一二,高dv/dt的器件和线路集中在原边开关管和变压器,最典型的情况是原边开关管或者变压器靠近输入L/N线,这种情况造成的问题只能通过减小耦合电容来解决,拉远动点和输入线的距离,采用电场屏蔽措施。实际应用中最常见的方法是将输入电解电容(外壳接原边地)或接原边静点的散热片置于原边开关管和输入L/N之间,将变压器的磁芯接原边静点(磁芯为原边的情况),。
另一个反面的案例是绝大多数灌胶的应用中,由于胶的介电常数通常为空气的数倍,灌胶后的共模传导会全面恶化。
第二条和第一条情况有相似之处,只是耦合回路是大地而不是输入L/N线,因此第二条干扰源通常有比较大的面积,比如插件TO220的MOSFET(散热器为漏极动点)、悬浮的变压器磁芯以及动点的大面积铺铜(对于依赖漏极散热的硅MOS,大面积铺铜需要特别注意)。在实际应用中,同一个措施可能对对第一条和第二条同时有效,例如原边MOSFET增加接静点的散热器,变压器磁芯接原边静点等。
第三条情况相对复杂的一条,也是工程应用中大有可为的一条。
|
|
|
| | | | | | | | | EMI这东西确实摸不着头脑,同样方法用在不同机子上效果却完全相反?只能在布局PCB上精益求精了
|
|
|
| | | | | | | | | 3)开关动点高的dv/dt通过变压器耦合到副边,进而从副边输出耦合到地平面(或者从原边耦合到地平面)
下面重点分析第三条的机理和解决措施。
上用不同颜色示意出了变压器原边动点对副边静点的等效电容Cps,副边动点对原边静点的等效电容Csp,原副边跨接电容Cy以及副边对大地的寄生电容Ce(原边对大地的寄生电容没有画出来),同时示意出了流过这些电容上的电流。
常规的输出同步整流底边工作时,从变压器相位可以看出,原副边的动点是反相位的,这意味着图中的Ips和Isp极性相反,也就是说流过变压器的原副边电流是叠加的,这个叠加后的电流一部分通过Y电容在原副边形成环路,另一部分则通过寄生电容流向了大地,这部分流向大地的高频电流也就是传导共模来源之一,大多数情况下是主要贡献者。
那么,为了减小共模电流Ie,很显然有两个途径:一是减小变压器原副边共模电流,二是 增大跨接Y电容,减小寄生电容的分流。
第二条途径想必是大多数工程师曾亲测有效的,有效频段甚至是整个CE测试频段和RE测试低频段。第一条途径说白了就是要整改变压器了,整改的手段可能很多工程师都用过,只是没有和机理一一对应。
|
|
|
|
| | | | | | | | | | | | | 后续我会慢慢补充,变压器的整改其实已经相对成熟了,绕制的方法也是大同小异。
|
|
|
| | | | | | | | | | | | | | | 大师:讲讲变压器屏蔽和绕制的
最近也遇到个案例,变压器屏蔽确实很好过DP
但是变压器的瞬时带载能力偏低了
还有变压器磁芯接地,是什么意思,和变压器屏蔽接地 应该不是一个意思吧???,但是最终的意义是不是差不多呢???
我之前重来没接触过变压器磁芯接地(小功率反激电源)
|
|
|
|
|
|
| | | | | | | 楼主讲讲反激死区振荡频率导致的AV值飘高怎么解决呀
|
|
|
| | | | | | | | | 把共模噪声做好了就可以解决,如果还解决不了就应该检查PCB布局。
|
|
|
| | | | | | | | | | | 假设在共模噪声很低的情况还有,从PCB布局该怎么做呢,也听过有有改PCB解决的案例但是不知道具体怎么操作,还请大神指导下。
|
|
|
| | | | | | | | | | | | | 这个和共模噪声不能完全对应,共模噪声的路径主要是变压器寄生电容,而Vds振铃主要是输入线传导。
|
|
|
| | | | | | | | | | | | | | | 实际上可以从共模噪声上看Vds振铃,从而判断传导在几百K时AV值过高的现象。 |
|
|
| | | | | | | | | 最有效的办法是控制IC的抖频,如果是QR设计或者锁谷底工作模式,也需要在谷底附近抖动。
|
|
|
|
| | | | | | | | | | | | | 每一次开通不集中在谷底的同一个位置,而是在谷底附近轻微波动,很多IC已经做了这功能
|
|
|
| | | | | | | | | | | | | | | 那么小的波动,在几百K那里AV值能改善多少?如果每一次开通不集中在谷底的同一个位置,对轻载效率有没有影响?楼主有没有相关的波形让我们学习一下
|
|
|
| | | | | | | | | | | | | | | | | 谷底附近抖动对振铃频点的传导共模AV值有7-8dB的优化,实测数据。
|
|
|
|
| | | | | | | 这很好理解,L,N线一进一出的电流是差模;L,N线同进同出,通过大地回流的就是共模。
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | EMI整改一般就是变压器/开关管/PCB布线/电感入手
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 请问传导400K-500K位置AV值超标,5M位置峰值超标,估计是哪一块造成的
|
|
|
|
|
|
|
|
|
|
|