| | | | | 请问12V输出用什么线路?我看其它输出都有,没见12V输出线路。
|
|
|
| | | | | | | 因为输入就是12V,所以12V输出打算就用一颗开关MOS来控制,输入直接转输出。
|
|
|
| | | | | | | | | 12V输出就用一颗开关MOS来控制,输入直接转输出,这种方法不错。
|
|
|
| | | | | | | | | | | 线路更新如下:
-
-
80W.pdf
66.4 KB, 下载次数: 134, 下载积分: 财富 -2
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 在轻载时可以不考虑,在重载时导通损耗占比就大,要考虑Rdson.
|
|
|
|
| | | | | | | | | | | | | | | 相对于二极管而言,MOS的Rdson很小,压降小。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 是的,但肖特基二极管有VF值,压降比较大,所以满载效率会比较差。
|
|
|
| | | | | | | | | | | 线路简单,但输出的电压稳定度就受制于输入电压,输出电压不可控。
|
|
|
|
| | | | | | | | | | | 直进直出,没有损耗。但MOS的压降时多少?输入,输出压差随负载变化大吗?
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | 注意PCB LAYOUT,信号线与功率线要区分走线,布好了PCB就不会相互干扰。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | SCH 已上传。谢谢!
-
-
sch.pdf
37.92 KB, 下载次数: 38, 下载积分: 财富 -2
|
|
|
|
| | | | | | | | | | | 不知是怎么回事?
-
-
sch.pdf
37.9 KB, 下载次数: 15, 下载积分: 财富 -2
|
|
|
|
|
| | | | | SB线路设计计算:
输出电感的选用
假设电感纹波电流为最大输出电流的20%,计算如下:
选用IRON POWDER CORE T50-52B 感量为47uH
-
-
-
sch1.pdf
216.9 KB, 下载次数: 10, 下载积分: 财富 -2
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 要看负载,半载一般效率为最高,效率曲线为抛物线最理想。
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 跟据曲线来调整,满载效率由导通损耗占主导,轻载效率由开关损耗占主导。看效率偏向那一边就知道了。
|
|
|
| | | | | | | | | | | | | | | | | | | | | 效率确实很难调,最近就在为效率发愁,就是半载与满载效率余量不足。不知如何解?
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 选择合适材料来调整效率是一种方法,但不是唯一的方法,你可以从改变占空比提升效率试试。
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 有达到90%以上,多路输出整机效率为91%左右。不错,怎么做到的呀?说来听听。
|
|
|
| | | | | | | | | | | | | | | | | | | 材料选用,包括LAYOUT及性能都要比较优化才行。
|
|
|
| | | | | | | | | | | | | 一款12V转5V,效率达到87%,是同步整流方案吗?
|
|
|
| | | | | | | | | | | | | 12V转5V。采用同步降压,最高效率可以做到96%左右,一般做到91以上,才算合格
|
|
|
| | | | | | | | | | | | | | | 是的,做到91%以上是最基本的,如做到96%以上还是有一定挑战。
|
|
|
|
|
|
|
| | | | | | | | | | | | | 为了价格成本,只要散热能过,效率达到客户要求即可。成本很重要啊!
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 做到既便宜又好,那是理想状态,不太可能,最重要的是,设计能达到最佳性价比就OK.
|
|
|
|
|
| | | | | | | 请问R23取样点是在输出电感前面好还是输出电感后面好?
|
|
|
| | | | | | | | | 取输出电感后面,最好取输出电容最后一颗上,这样输出电压调整率会更好。
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | 请问SENSE线,是正SEBSE,还是地SENSE?那个更好?
|
|
|
|
| | | | | | | | | | | | | | | | | 我看到有正及GND都拉SENSE线的电源,号称电压变动率为+/-1%。
|
|
|
| | | | | | | | | | | | | | | | | | | 电压变动率为+/-1%,对于用户来说,对于实际使用来说意义不大。
|
|
|
|
| | | | | -12V线路的设计:
34063是一单片双极型线性集成电路,专用于DC-DC变换器控制部分.片内包含有温度补偿带隙基准源、一个佔空比周期控制振盪器、驱动器和大电流输出开关,能输出1.5A的开关电流.它能使用最少的外接元件构成开关式升压变换器、降压式变换器和电源反向器.工作振盪频率从100Hz至100KHz。
电路原理
内部框图中所表示的电路解释如下:
振盪器通过恒流源对外接在CT管脚(3脚)上的定时电容不断地充电和放电,以产生振盪波形.充电和放电电流都是恒定的,所以振盪频率仅取决于外接时电容的容量.与门的C输入端在振盪器对外充电时为高电平,D输入端在比较器的输入电平低于阀值电平时为高电平.当C和D输入端都变成高电平时,触发器被置为高电平. 输出开关管导通.反之,当振盪器在放电期间, C输入端为低电平,触发器被复位,使得输出开关管处于关闭状态。输出电感的选用
可得佔空比D=0.5.设定工作频率为62KHz,ton=D/62KHz=8us
流过电感的峰峰值电流。
电感的感量为:
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | |
Rsc 的选择:
Rsc=Vipk(sense)/Ipk(sense) =0.3/0.8=0.375Ω 输出电容的选择: 上式给出的值隻是确保输出纹波的最小值,最终选择参照Resr 及瞬态响应,还要考滤到走线和各组的输出干扰,最后确定1颗100uF/16V的电容作为输出电容
|
|
|
| | | | | | | | | 没有仔细计算过,我都是试出来胡值,不错,理论性强。
|
|
|
|
|
|
|
|
| | | | | | | | | 最后确定1颗100uF/16V的电容作为输出电容,是实际测试需要吗?
|
|
|
|
|
| | | | | | | | | | | | | | | 是固态电容还是电解电容?一般要根据纹波电流来确定。
|
|
|
|
|
|
|
| | | | | +3.3V、+5V线路的设计:
输出电感的选用:
根据厂商提供的计算公式,如下:
可得佔空比D=0.5.设定工作频率为62KHz,ton=D/62KHz=8us
流过电感的峰峰值电流
|
|
|
| | | | | | | 楼主一个贴子用了这 么多芯片,赶紧上实物给大家开开眼啊!
|
|
|
|
|
|
| | | | | | | | | | | | | | | 车载电源,目前有比较权威一点的设计标准吗?比如说性能指标,安规指标,以及EMI等级等。
|
|
|
| | | | | | | | | | | | | | | | | 没有特殊要求,目前都以INTEL对电源设计要求来做,关键是要输出电压稳定即可,可靠性要好。
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | 输出电感的选择: 同步Buck電路Duty cycle為
ISL6227固定频率为300kHz.电感流过的峰峰纹波电流:
高的纹波电流导至更高的开关损耗和更大输出纹波电压.在一般的设计中电感的峰峰纹波电流是正常输出电流的20%~40%.基于这些,电感值在选择上要略大于计算值,尽量减小DCR达到减小铜损的目的.
Pcopper=Iload2 DCR
在整个系统的功损中,铜损佔很大一部分.
由上面可得电感的感量
介于成本的考滤,实际选用MICROMETAL,INC IRON POWDER CORE T50-52B 感量为6.4uH.
|
|
|
|
|
| | | | | | | | | | | | | 如果不考虑成本,肯定是越大越好,这样输出纹波会更小。
|
|
|
|
| | | | | 输出电容的选择:
在选择输出电容时输出电压纹波和MOS开关引起的高频Noise将被考滤,,输出电压纹波包括电容的压降和由AC纹波电流引起的ESR电压降.这两个电压可以表示为:
这两部分在整个输出电压纹波中佔很大部分,几个电容并联可以减少ESR和纹波电压.另外考滤瞬态响应和AC电流流过电容产生的热量,需要更大的电解电容和优质的瓷介电容.最终我选择两颗1000uF/10V的电解电容和两颗22uF/10V的瓷介电容.
MOSFETs的选择:
下MOS在导通之前它的体二极管已导通,在关断的过程中它的负载电流首先转移到体二极管, 这样减少了MOS的开关损耗.不过它带来的是体二极管的导通损耗,上MOS不具备实现ZVS的条件,它的开关损耗佔很大的一部分.
下MOS包括导通损耗和体二极管的导通损耗,反向恢复损耗:,表示如下:
Plower=(1-D)Iload2RDS(ON)Lower PBD=VF×Iload×Fsw×ton PRR=QRR ×VIN ×FSW/2 上MOS包括导通损耗和开关损耗,表示如下: Puppercond=DIload2RDS(ON)upper
Puppersw1=VINIloadton Fsw/ 2 MOS的驱动损耗可表示为:Pdrver=VccQgsFsw
|
|
|
|
|
|
| | | | | | | | | | | MOS损耗是在变的,在轻载时是开关损耗占比最大,在重载时,导通损耗占比最大。
|
|
|
|
| | | | | | | | | 实际测试值要比理论计算值要大一些,但不会相差太多。
|
|
|
| | | | | 基于以上条件,另外考滤到成本的限制和散热的问题,最终选用Infineon的 IPD06N03LA (TO252-3-11封装) 它的参数如下: VDS=25V RDS(ON)max=5.7mΩ ID=50A Qgmax=22nC Ciss=2093pF Coss=1064pF Crss=98pF
Rcs 的选择:
Rcs的阻值决定著电流检测电路的增益,它和Rocset决定著过流保护点.它检测低边MOS的电压降下以后,在400ns内高边MOS关断,这一Pin内部有一个140Ω的电阻和外部Rsense串联,当检测电流流过低边MOS的时候,ISENPin流入的电流可以达到260uA,所以说ISEN Pin上的电压和低边MOS上的电压是相等的.
Isourcing(Rcs+140Ω)=IDRDS(ON)
ID为电感的峰值电流
最坏的情况来计算,在高温RDS(ON)比常温增加50%,在过载条件下MOSFET的ID电流比正常电流增加30%.另外在设计上考滤,最大的Isourcing将不能达到饱和260uA,为了安全Isourcing在常温下低于100uA,在公式中选用75uA.
由上所述,可以计算得Rcs为1K.
在PCB板上,由于差的Layout原因.Phase结点Noise大, sense电流将被污染,导致Duty Cycle不稳定.在这种情况下,我们选用大sense电阻来抑制Noise,限制Phase结点的不稳定,如果Phase结点处的Noise非常大也可以在ISEN Pin到地加一个电阻和Rcs电阻分压,降低ISEN Pin电压,降低内部电流放大器的放大比例减少噪声污染.
|
|
|
| | | | | | | OCP 电阻的选用
过流发生8-16开关周期将关断高边MOS和低边MOS,如果在8-16开关周期之内过流恢复正常,IC也恢复正常工作.
OCP电阻表示如下:
Vcc和GND之间加一个去藕瓷介电容,设计这个电容是因为这儿有三部分主要的电流组成
1) 静态电流 它支持IC内部电路使IC正常运作
2) 提供低边MOS的驱动的电流
3) 另外一部份是通过外部一个二极体到Boot strap 电容为上边MOS供电
为了减小位移电容电流对IC的影响,可以加一个小电阻和去藕电容一起设置一个低通滤波器表示如下:
IC应用线路图如下:
|
|
|
| | | | | | | | | 请问OCP点准吗?随温度变化,OCP点飘逸有多大?
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | 计算出来结果是代表方向性。最终值还是实际测量为准。
|
|
|
|
| | | | | | | | | MOS选型要根据实际需要,Qg关系到驱动损耗,Rdson关系到导通损耗。
|
|
|
|
|
| | | | | +12V线路的设计 它是由输入直接到输出12V,通过一个P-MOS控制.P-MOS为NIKO-SEM 的P5504EDG(TO252 -8.8A/-30V)
整个过程的功率损耗
1、+5Vsb控制ICAP1507效率为80%
Ploss1=20%×5V×1.5A=1.5W
2、 -12V控制IC MC34063效率为70%
Ploss2=30%×(-12V) ×0.1A=0.36W
3、 +12V P-MOS导通损耗
Ploss3=I2RDS(ON)=2.5A×35×10-3 Ω=0.22W
4、 +5V同步buck DC/DC Converter 的损耗
佔空比的计算:
下边MOS的损耗:
1) 导通损耗: Plower=(1-D)Iload2RDS(ON)Lower
=(1-0.42) ×52A×7.5×10-3
= 0.1W
2) 体二极管导通损耗:最坏情况体二极管导通时间200ns
PBD=VF×Iload×Fsw×ton
=1V×5×300×103×(200×10-9)S
=0.3W
反向恢复损耗:
PRR=QRR ×VIN ×FSW/2
=(10 ×10-9)C ×12 × (300 ×103)
=0.036W
|
|
|
|
|
|
|
|
| | | | | 上边MOS的损耗:
1) 导通损耗 Puppercond=DIload2RDS(ON)upper
=0.42× 52A×7.5×10-3
=0.078W
2) 开关损耗
Psw1=1/2IloadVIN/2ton Fsw
= 1/2×5A×12V/2×(40×10 –9)S ×(300×103)Hz
=0.18w
=2/3× (1064×10–12)F ×3.46 ×(12/2)3/2×(300 ×103)
= 0.01W
输出电感的损耗:
电感CORE:MICROMETAL,INC IRON POWDER CORE T50-52B
铜损 copper=Iload2 DCR=52×7×10-3=0.175w
铁损: Bpk=Vin × D ×108 / 2 × Ae × N × Fsw =12 ×0.42 × 108/2 ×0.148 ×13 ×300 ×103 =436G
铁损曲线图:
由上图可以得铁损为2W/cm3,这裡选用的铁芯为T50-52B
VE=0.358cm3
Pcore=0.358× 2W=0.72W
|
|
|
|
|
|
| | | | | +3.3V同步buck DC/DC Converter 的損耗 佔空比的計算: 下边MOS的损耗 1) 导通损耗: Plower=(1-D)Iload2RDS(ON)Lower =(1-0.275) ×52A×7.5×10-3 = 0.14W 体二极管导通损耗:最坏情况体二极管导通时间200ns PBD=VF×Iload×Fsw×ton =1V×5×300×103×(200×10-9)S =0.3W 反向恢复损耗: PRR=QRR ×VIN ×FSW/2 =(10×10-9)C×12 × (300 ×103) =0.036W |
|
|
|
|
| | | | | 上边MOS的损耗:
1)导通损耗 : Puppercond=DIload2RDS(ON)upper =0.275× 52A×7.5×10-3 =0.05W 开关损耗: Psw1=1/2IloadVIN/2ton Fsw = 1/2×5A×12V/2×(40×10 –9)S ×(300×103)Hz =0.18w =2/3× (1064×10 –12)F ×3.46 ×(12/2)3/2 ×(300 ×103)=0.01W
|
|
|
| | | | | | | 输出电感的损耗: 电感CORE:MICROMETAL,INCIRON POWDER CORE T50-52B 铜损copper=Iload2 DCR=52 ×7 ×10-3=0.175w 铁损:Bpk=Vin × D ×108 / 2 × Ae × N × Fsw =12×0.275 × 108/2 ×0.148 ×13 ×300 ×103 =285G 由上图可以得铁损为1.2W/cm3,这裡选用的铁芯为T50-52B VE=0.358cm3 Pcore=0.358× 1.2W=0.43W
|
|
|
|
|
| | | | | 功率级损耗总结:
满载时(80W)整个功率损耗总结如下,计算总数为5.06W,这隻是理想情况下,效率可达到93.7%,没有估计输入及输出电容上的损耗,IC的驱动损耗.实际效率测试隻有91%.
輸出電壓
| +5Vsb
| -12V
| +12V
| +5V
| +3.3V
| 功耗
| 1.5W
| 0.36W
| 0.22W
| 1.63W
| 1.35W
|
|
|
|
|
|
| | | | | ISL6227 Layout 要素 1.功率线和信号线的布置 总体来讲,功率元件的布置和功率走线应该结构紧凑一起放在PCB板的顶层或底层任意一层,信号线应放在和它相对的一层.例如:底层: ISL6227信号线 . 顶层: 功率MOS和其它的功率线. 2. 电路元件的布置 ISL6227两路输出的控制Pin是分别对称分布在IC的两边,那麽在IC周围元件就可以对称布置在IC的两边.功率MOS要紧靠IC,目的是希望它的驱动线,PHASE、Boot和ISEN线尽量要短. 3. 信号地和功率地的连接 最起码的,在IC下面舖上适当面积铜铂可以起保护作用抑止Noise,信号地和功率地最好连结点是输出电容的阴极.因为那儿的Noise是最小的 4. Pin1和Pin28 the GND和Vcc 在两Pin之间加一个优质的瓷介电容,并紧靠Pin脚
|
|
|
|
|
|
|
| | | | | | | | | 控制IC中一些信号处理很重要,走线不好,工作就会不正常,一般的控制IC都会有关于LAYOUT注意事项。一些关键信号线走线要优先处理。
|
|
|
| | | | | LAYOUT 注意继续如下:
4. Pin1和Pin28 the GND和Vcc 在两Pin之间加一个优质的瓷介电容,并紧靠Pin脚 5. Pin2 and Pin27 the LGATE1and LGATE2 下边MOS的驱动信号,这条信号线的回路有大电压变化和电流变化,加上驱动端的存电和放电电流,所以这两条线要短、粗,而且要远离其它走线.这裡不允许有任何弱的信号线和它平行布置 6. Pin3 and Pin26 the PGND1 and PGND2 这两 个 Pin分别连接到输出电容阴极的恰当位置,输出电容阴极必须紧靠下边MOS的源极.这条线和LGATE1和LGATE2构成一个回路 7. Pin4 and Pin25 the PHASE1 and PHASE2 Pin 这条线要短,而且要远离其它的信号线,这个结点有很大的电压变化并且从输入到地电压变化节奏很快.这裡不能有其它的线和它平行布置
8. Pin5 and Pin24 the VGATE1 andVGATE2 这个Pin输出方波,走线也要短、粗.远离其它干扰,类似于LGATE. |
|
|
| | | | | 9. Pin7 and Pin22 the ISEN1 andISEN2 电流检查电阻将要紧靠ISEN1 Pin.它和下边MOS输出电感和输出电容构成一个回路,底边MOS的源极和输出电容的阴极紧凑连结目的是电流Sense Pin能准确检查到RDS(ON)的电压 10. Pin8 and Pin21 the EN1 and EN2 高电位工作,低电位不工作.EN信号点是以信号地为参考点. 11. Copper Size for the Phase Noise 大面积的铜铂将给Phase结点带来寄生电容,这个电容带来非常低的鸣响声.如果鸣响声太大,它会影响电流取样信号,那麽最好要限制Phase结点铜铂的面积,并且要协调好这点的电流和温度. 12. 功率地和信号地的布置 输入电容、输出电容和下边MOS功率地的源极末端连到一起作为功率地,其它成份连结到信号地.信号地和功率地在输出电容的阴性联到一起 13. 开关MOS的滤波电容 建议一个瓷介电容紧密联接上MOS的漏极和下MOS的源极.这个电容可以减小噪声和MOS的功耗.
|
|
|
|
|
| | | | | | | | | 不同的IC,布板要求会有所不一样,但大部分是相同的。
|
|
|
|
| | | | | | | | | 输出上升波形及输出动态负载测试都OK.
输出上升时间。
输出动态负载测试
|
|
|
|
| | | | | | | | | | | | |
输出上升波形,上升时间(rise time),及过冲或过降(over shoot)都有要求,上升时间从输出电压的10%-95%计算,
rise time小于20ms,over shoot不能超过输出电压的10%。
|
|
|
|
| | | | | | | | | | | | | | | | | 不光是电脑电源,像服务器电源也是这样要求的。其它电源也都FOLLOW这一要求,就像我这款车载电源,还有printe power.等。
|
|
|
|
|
|
|
| | | | | 产品双面贴片,制程欠佳。主要是走线不好处理,如下图:
|
|
|
|
|
| | | | | | | 现在一般二极管都不用玻璃封装的,易不良。楼主不会吗?
|
|
|
|
| | | | | ISL6227 是一颗高效率精密电压控制的双路PWM控制器,低边MOS FET 的Rds(on)作为current sense 也是效率更进一步提升的重要因素,电压快速供给、电流模式控制和内部反馈补偿快速响应输入电压和负载的变化。
|
|
|
|