| | xkw1cn- 积分:131263
- |
- 主题:37517
- |
- 帖子:55603
积分:131263 版主 | | | |
|
|
| | | | | | | 前辈您好!感谢您的指导!
我检查了下布局,发现 控制回路的地,和 主功率回路的地,在 不同的层有重叠面积,面积大概4cm 2
您觉得有没有可能是主功率回路的地,通过寄生电容,耦合到控制回路的地上面呢?(功率电路的地 没有与控制回路的地单点接在一起, 浮地的)
谢谢!
ps:这个是我毕业设计设计的板子,困扰我很长时间了。麻烦前辈指点指点,谢谢啦。
|
|
|
|
| | | | | | | | | | | 前辈您好!感谢您的回复!
我还是没有找到干扰的来源,请问可能是从哪里叠加到控制电路上的呢?谢谢!
|
|
|
|
| | | | | | | | | | | | | | | 哇,板主您这么好。我还以为没人会愿意花时间分析PCB布线的。谢谢您啦 !
您觉得会不会是控制地与主功率地重叠导致了干扰呀。
-
电感下面控制地与功率地重叠部分
-
-
OBC.zip
213.19 KB, 下载次数: 7, 下载积分: 财富 -2
交错Boost PFC
|
|
|
| | | | | 对单点接地与浮地两种接法,进行测试。
测试条件:
1、开关频率 100kHz
2、占空比: 0.2
3、输入电压:45Vac
4、负载800欧
测量结果:
单点接地比浮地影响更严重。
噪声尖峰的产生是在Boost 开关管导通的时候产生的,
大概率是通过地线耦合到控制回路的吧。
波形说明:
黄色是输入交流电压,由于使用调压器,所以上面有点畸变,谐波有点严重;
红色是100kHz、占空比为0.2的驱动信号;
绿色是硬件电路过零检测出来的波形。
-
控制电路与主功率回路单点接地
-
功率电路与控制电路浮地
-
Boost开关管导通造成噪声
|
|
|
| | | | | | | 你这个过零检测和实际的交流过零有没有一点延迟啊,
你这个干扰很有可能是示波器测试地线干扰进来的,
|
|
|
| | | | | | | | | 您好!过零检测和实际的交流过零延迟时间很小,只有uS级别的。
我是用差分探头测量的,不太可能是示波器探头测量引起的吧。
输入电压270Vac时,单片机直接就死机了。
|
|
|
| | | | | | | | | | | 你是在做UPS的项目吗,外挂个供电电源给控制部分供电,看看还会不会有干扰,
还有就是在运放VCC对地多挂几个贴片电容试试
|
|
|
| | | | | | | | | | | | | 您好!我做的是PFC,控制部分的确是外加电源的呀。
至于外加几个运放电容,那也只能改进控制部分的电气特性。
感觉干扰是主电路开关管过来的
|
|
|
| | | | | | | | | | | | | | | 把你的电感非起来看看,不要靠PCB太近!屏蔽层要单点接地有用!
|
|
|
| | | | | | | | | | | | | | | | | 前辈您好!
我将电感放在PCB上与放在远离PCB的地方(15cm远)分别测量。
测量条件:
开关频率100kHz,
占空比1/8,
输入电压45Vac,
控制地与主电路地接在一起,
负载800欧。
测量结果:
将电感远离PCB,导致干扰更加严重。
分析:按道理,远离的话,电感会稍微增大一点点.
-
电感放在PCB上
-
电感放在远离PCB处
|
|
|
| | | | | | | | | | | | | | | | | | | 你的单片机,采样等都放在电感下面,是要加屏蔽层的!
|
|
|
| | | | | | | | | | | | | | | | | | | | | 前辈,使用敷铜做屏蔽,然后连接到控制电路的地,这种算不算屏蔽呢?
昨晚将电感飞起来后,测试结果更加恶化了。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 前辈您说得对,我是用控制部分的地做的屏蔽。既当 地层也当 屏蔽层。控制部分多个地接到屏蔽层。
这样的屏蔽效果可能不好。
我打算重新画板测试一下是不是这个原因。拟改进如下:
1、屏蔽层单独一层,并 单点接到控制电路的地。
2、控制部分的地与主功率地 单点连接。
大概8月上旬就能给个另外的测试结果。
谢谢各位前辈啦,谢谢版主。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 前辈您好!
最近学校来招聘了,原答应8月中旬给您看新板的测试结果,可能得推迟一段时间。
最近准备简历,实在是忙不过来。非常不好意思。抱歉。
感谢您的指导!
|
|
|
| | | | | | | | | | | YTDFWANGWEI- 积分:109774
- |
- 主题:142
- |
- 帖子:45909
积分:109774 版主 | | | | | | | | | | | | |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 前辈您好!
后期我会按您意见改进PCB的屏蔽层设计,并在8月中旬放出测试结果。
欢迎8月中旬来指导指导。
感谢您们的指导。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | 前辈您好,经过您和其他版主的指导。这个问题我找到原因啦。感谢您的指导。这里特别感谢nc965的指导,他看了现象指出是测量引起的问题。
造成这个现象的原因是:
1、测量探头地线环路太长引起的干扰。
2、电路本身就有的一点点干扰。
以下分享几种不同的探头测量及测量结果:
测量探头:
1)使用是德科技的高压差分探头(电压比例为50:1)
2)使用低压差分探头,并使用接地线做测量地线(电压比例为10:1或者1:1)
3)使用低压差分探头,并使用接地环做测量地线(电压比例为10:1)
理论测量波形:
本次测量的是交流电压采样电路,过零检测的波形,理论上应该是方波。
测量条件: 分别使用低压差分探头,使用接地环(10:1)、使用接地线(10:1)测量与高压差分探头测量(50:1)。
实际测量波形:
橘黄色波形为使用接地环测量;
蓝色波形为使用接地线测量;
红色波形为使用差分探头测量。
结果分析:
1、同样的放大比例下,使用接地线测量的噪声明显比接地环的噪声大。(见波形1)
2、同样使用接地线测量,不同的探头放大比例(10:1 与1:1)测量结果是比例越大,噪声越大。(见波形3与波形4对比)
3、不同的放大比例下,地线环路越大,测量噪声越大。(见波形5)
理论分析:
示波器的测量原理是将输入实际采样的电压,缩小一定的倍数。然后将结果送给示波器,示波器再放大一定的倍数。就是显示的波形。
然而,电压探头是有自己的底噪的,假定上面的三种探头的底噪都是1mV。
假定实际信号是10mV的信号波形。
对于10:1的探头,信号衰减为1/10,然后加上底噪1mV,那么采样到1mV的信号+1mV的噪声=2mV,然后再放大10倍,示波器显示为20mV。
对于1:1的探头,信号衰减为1/1,然后加上底噪1mV,那么采样到10mV的信号+1mV的噪声=11mV,然后放大1倍,示波器显示为11mV。
对于50:1的探头,信号衰减为1/50,然后加上底噪1mV,那么采样到0.2mV的信号+1mV的噪声=1.2mV,然后放大50倍,示波器显示为60mV。
最真实的探头应该为1:1的探头。测量小信号,应该选用信噪比高的探头。
-
第一种测量探头
-
第二种测量探头
-
第三种测量探头
-
波形1:相同的放大倍数,不同的接地方式
-
波形2:使用接地环(10:1)测量
-
波形3:使用接地线(10:1)测量
-
波形4:使用接地线(1:1)测量
-
波形5:不同的放大系数,不同的地线环路
|
|
|
| | | | | 主电路的高频噪声会直接加到输入L和N线上,所以才需要输入的EMI滤波器
地平面的耦合不能排除,但主要还是输入线被传导污染了,如果开关频率50kHz的话,R26和R47上并个10nF左右的电容再看
|
|
|
| | | | | | | 前辈您好!
我在R26、R47上并联了10uF的电容,然后在开关频率为50kHz、100kHz的条件下测量了两个波形;
然后在原电路上,开关频率为50kHz、100kHz的条件下测量了两个波形;
上述波形,占空比均为1/8;
现在的现象是:
1、过零检测不准了;
2、干扰的峰值出现在正弦半波的最大值处;
小结:
1、增加电容会增加相移;
2、开关频率为50kHz时,比100kHz的干扰峰值会小一点点。
-
运放加了10uF后,开关频率为100kHz时过零检测波形
-
运放加了10uF后,开关频率为50kHz时,过零检测波形
-
原电路开关频率为50kHz时过零检测波形
-
原电路,开关频率为100kHz时电路波形
|
|
|
| | | | | | | | | 10nf截止频率4.8kHz左右,10uF是4.8Hz
你加了10uF自然不对了。。。
如果10nF上去噪声还是很大那就是开关噪声还有其他耦合路径,比如GND或者VCC
你的信号地和功率地在哪里单点接地?想办法断开后加一个磁珠在中间
|
|
|
| | | | | | | | | | | 前辈您好!
我这块板子
控制地与功率地浮地时,测量也有噪声;
控制地与功率地单点接地时,测量也有噪声;比浮地测量噪声还大些。
控制地与功率地串联磁珠的确是一个解决办法,后期我考虑试一下。
目前,我怀疑板上布板存在很大的问题,暂时还没有找到耦合路径。
感谢您的指导!
|
|
|
| | | | | | | | | | | 前辈您好!感谢您的指导!
按照您的指导,我在原电路板上进行了添加10nF与不添加10uF的电容进行测试。
测试条件:
输入电压:45Vac
Boost 开关频率:100kHz
占空比:1/8
负载:800欧
测试方案:
1、R26、R47不并电容
2、R26、R47并联10nF电容
测试结果:
添加与不添加电容,过零检测波形上的噪声无明显变化。
可以肯定存在其他路径耦合干扰控制电路。
-
并联10nF的电容的测试波形
-
未并联10nF电容的测试波形
|
|
|
| | | | | 你这个波形好像只是示波器拾取的噪声?不是真正的异常波形?
你把波形的时间轴展开到10US一格看一下波形。
|
|
|
| | | | | | | 前辈您好!感谢您的回复。
在帖子6楼,有一张时间刻度为10uS的波形。
麻烦您看下那张波形能说明问题吗?不能的话,我按您的要求再去截一张
前段时间,还有一个简单的验证实验。
实验是通过单片机检测过零检测的波形,检测到上升沿输出一个高电平,检测到下降沿输出低电平。
实验结果是,当输入电压100Vac左右时,检测到的波形 误动作。
如果仅仅是示波器测量引起的噪声的话,那么单片机应该不会误动作。
|
|
|
| | | | | | | | | 从10uS的波形看,就是噪声。过零电路并没有实际异常翻转。
单片机因为主电路开关噪声被干扰到而不能正常工作。
方向是:
1. 降低主电路干扰,如减慢开关速度,优化主电路高频电流回路,吸收开关尖峰。
2. 加强单片机抗噪声能力,如去耦,屏蔽,远离,软件滤波等。
|
|
|
| | | | | | | | | | | 感谢前辈的回复!
造成这个现象的确也是主电路的干扰影响到控制电路的波形吧。
解决办法:要么从主电路开关管减少干扰,要么从控制电路做好屏蔽、滤波。
后期我慢慢分析干扰的来源,谢谢您的指导。
|
|
|
| | | | | | | | | | | | | 你这个问题,极有可能是你的检测信号的5V供电和你驱动芯片的5V供电用的是一路,你可以把驱动芯片的5V对地的滤波电容用大点,还有就是去检测芯片的5V上面串接个LC滤波。这个5V和驱动的5V之间加个LC的隔离。
你这个主控是Microchip的DSP,不知道程序好不好做。
|
|
|
| | | | | | | | | | | | | | | 前辈您好!
本次设计控制电路与驱动电路是分立供电的方案,
控制电路一路电源经过7805给运放供电,
驱动电路12V电压单独供电。
microchip做控制器的话主要是便宜,性价比较高。
测量的波形是硬件电路检测的波形,是进单片机的波形,跟microchip没有关系。
后期将会贴出改进布局的测量波形,欢迎回来看看。
|
|
|
|
| | | | | | | | | | | | | | | | | | | 没有现成的程序,microchip部分芯片有项目参考程序。
|
|
|
|
| | | | | | | 前辈您好!的确是电源布板的问题。地噪声太大,正在改进思路哈。 后期我把改进的测量结果发在本贴,欢迎回来检查哈。
感谢您的回复!
|
|
|
| | | | | 在layout时,地信号从电容端切割,让每个电流有一个完整的最小回路,会降低地信号噪声。
|
|
|
| | | | | | | 您好!感谢您的回复。
您说的那句: ”地信号从电容端切割,让每个电流有一个完整的最小回路,会降低地信号噪声“
这的确是很经典的教条。
可是,我们功率密度做大时,布局就存在困难。尤其是做产品。受空间限制,面积限制。
我这款板的布局,大概是地平面没有设计好。他们说屏蔽层不能多点接地,我那种做法画成了天线。
|
|
|
|
| | | | | | | | | | | 您好,这个的确是交错PFC电路。前段时间在准备毕业找工作的事情。还在调试中....
过段时间我把调试结果放上来哈。
主要是我也不确定问题在哪里,不是很清楚什么原因造成的。
您觉得是什么原因呀。
|
|
|
| | | | | | | | | | | 您好!测量结果后续我放42楼哈,我懒,麻烦您自己看下哈。
|
|
|