Psim仿真--延时电路set-reset触发器逻辑异常

最近在做电源控制部分仿真，在一个实现固定延时的置位复位电路中，发现SR触发器逻辑和输入不同步，触发器设置为上升沿触发，在两个输入均没有触发条件时，输出就被置高了。