世纪电源网社区logo
社区
Datasheet
标题
返回顶部
已解决

L6599做显示背光驱动150W,MOS管损坏

[复制链接]
查看: 2403 |回复: 24
1
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-4-29 17:39:26
10问答币
L6599做显示背光驱动150W,客户反映不时有MOS管损坏,短路,找不到原因,请教下各位高手,会是什么原因呢?谢谢。

LED150W.pdf

88.16 KB, 下载次数: 82, 下载积分: 财富 -2

最佳答案

查看完整内容

这是典型低成本MOSFET;11A额定电流对应高达21欧典型栅寄生内阻。加之典型7nQ典型Qgd,直接导致ON比OFF快了150nS。 如果计入正态分布和不低于10V的驱动电压,个别极端器件炸管,也属于正常。
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-3 00:15:24
 
MOSFET有数据吗?原厂未公布这种通用硅MOSFET都不公布。不知是自卑还是。。。

S2.jpg
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-4 16:41:39
 
是美格纳的600V 11A.
图像_2023-05-04_163558491.png

MMD60R360Q_Datasheet_R1.0_20160328.pdf

1.39 MB, 下载次数: 19, 下载积分: 财富 -2

xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-5 00:10:43
 
这是典型低成本MOSFET;11A额定电流对应高达21欧典型栅寄生内阻。加之典型7nQ典型Qgd,直接导致ON比OFF快了150nS。
如果计入正态分布和不低于10V的驱动电压,个别极端器件炸管,也属于正常。

评分

参与人数 121币 +20收起理由
世纪电源网-九天 + 20

查看全部评分

LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-5 09:27:27
 
请问版主有什么推荐的吗?谢谢。
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-5 21:59:12
 
个人开发到量产的过程是:1)使用一线品牌产品做到小批次认真,以防品质对结果的影响。
2)按产品等级;选不同品牌产品;做批量试产。
一份产品质量和品质,一份原料匹配。没有最优;只有最适合。
用什么产品;是你产品定位决定的,也是你的供应链决定的,还是你老板喜好决定的。
gaohq
  • gaohq
  • 离线
  • LV10
  • 总工程师
  • 积分:12505
  • |
  • 主题:249
  • |
  • 帖子:3236
积分:12505
LV10
总工程师
  • 2023-5-6 12:17:20
 
请教下

“11A额定电流对应高达21欧典型栅寄生内阻。加之典型7nQ典型Qgd,直接导致ON比OFF快了150nS。”


11A额定电流规格书上有,21欧姆典型栅寄生内阻是怎么得来的?
Qgd 是 7nC, ON 比 OFF 快乐 150ns, 这个 150ns 又是怎么推导出来的?
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-6 20:43:24
 
如教科书上介绍,MOSFET是由许多个小胞并联在一起的集成器件。每个胞都是一个**的小MOSFET,即每个胞都有**的栅、源、漏极。
MOSFET胞源极位于晶片表面,用蒸镀金属层直接短接在一起。MOSFET漏极位于晶片底层,直接短焊在封装底板(铜板)上。
唯独栅极夹在晶片表面的二氧化硅包裹内;需要用导体,将这些小胞栅极短在一起并引出。
引接胞栅极的线,是用外延导电硅膜实现的。硅膜有很多种晶象结构可选用,最好的是超级硅线,耐热能力和导电性能最强,但控制复杂。
除晶象外;如普通导体,线越宽越厚,电阻越小。二级扇区设置越合理,电阻越小。而这些都是需要增加外延时间和降低晶片利用率为代价的。
如果工艺落后;而参数又要做的好看(如VDS、RDSON等),就需要增加硅片面积或过度提高利用率来大众脸充胖子。

如此;廉价MOSFET不得不通过极致硅片利用率和缩短工艺流程和难度来降低成本且参数擦粉的产品。后果就是:Rg过大、Qgd过大、短路或雪崩耐量偏低、关断拖尾等等。
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-6 20:49:16
 
如此;每个MOSFET小胞栅极,总是通过硅线电阻连到下级小胞栅上。这样;第一个胞开通,就是MOSFET开通。最后(最远)一个胞关断才实现最终关断。
第一个胞,由于硅线直连外部栅极,寄生硅线电阻基本为0欧,所以;门极电压一到;瞬间就开通了。而最后一个MOSFET胞却需要通过寄生的Rg(21欧)和Cg延时后关闭。
这就是器件本身;0延时开通,150nS延时关断的机理。
gaohq
  • gaohq
  • 离线
  • LV10
  • 总工程师
  • 积分:12505
  • |
  • 主题:249
  • |
  • 帖子:3236
积分:12505
LV10
总工程师
  • 2023-5-7 23:22:53
 
谢谢解答,对器件层面的了解又加深了不少。谢谢!

hwx-555
  • 积分:21188
  • |
  • 主题:55
  • |
  • 帖子:5814
积分:21188
LV10
总工程师
  • 2023-5-8 15:29:12
  • 倒数10
 
许工你好,在驱动设计上应该怎样处理来尽量降低MOS的缺陷,避免炸管。
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-8 21:28:23
  • 倒数9
 
这是个永恒的话题。
器件有个非常有规律的现象,开关速度越快;短路耐量/耐冲击越差。
这样;每当升级低损耗器件;意味着需要匹配更苛刻的保护;甚至无法保护。
如:最早平面外延硅MOSFET,短路耐量10uS---碳化硅MOSFET,短路耐量3uS---氮化镓HEMT,短路耐量20nS
需要的结构,也越来越紧凑和需要考虑更严的寄生参数。
工程师能力提高,就被垫块砖。。。如此反复。。。
hwx-555
  • 积分:21188
  • |
  • 主题:55
  • |
  • 帖子:5814
积分:21188
LV10
总工程师
  • 2023-5-9 13:41:29
  • 倒数7
 
就前面说到的MOS,0延时开通,150nS延时关断,这个150nS延时是从那里得到的数值;怎样的开通关断时间为安全的。
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-9 20:59:28
  • 倒数6
 
可以把MOSFET看作很多小胞串起的糖葫芦,每个胞按顺序从近到远开,也从近到远关。
头尾总延时;近似按RC延时积算。
hwx-555
  • 积分:21188
  • |
  • 主题:55
  • |
  • 帖子:5814
积分:21188
LV10
总工程师
  • 2023-5-10 09:54:45
  • 倒数5
 
感谢许工从原理上的解析,授人以鱼不如授人以渔,还需再消化一下,谢谢。
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-10 10:00:16
  • 倒数4
 
许工,请问同一个MOS管,是否工作频率越高,炸管的概率越高?
xkw1cn
  • 积分:131263
  • |
  • 主题:37517
  • |
  • 帖子:55603
积分:131263
版主
  • 2023-5-10 21:20:39
  • 倒数3
 
这;并不一定。
人;永远认识不到视界外的事情。
频率越高,越需要高频电子学。也就是常说的无线电学。
同时;需要树立热的概念。包括动态和稳态热分布。
只要持住这两个方面,烧管就成了稀奇事。
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-11 09:25:11
  • 倒数2
 
这回答有哲学高度,赞一个!
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-9 09:19:22
  • 倒数8
 
谢谢解答,学到东西了!
太炭黑
  • 积分:1034
  • |
  • 主题:0
  • |
  • 帖子:190
积分:1034
LV6
高级工程师
  • 2023-5-5 09:34:35
 
MOS自身的质量问题,工程师不好判断
建议先检查自身设计,测量MOS的最恶劣电压电流波形和温度。
从原理图来看,驱动mos处的三极管,看来是用来加速关断的,为何集电极不是直接接到mos的gate?


LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-5 09:48:11
 
具体线路怎么接呢,请教!
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-5 09:58:17
 
是去掉电阻吗?
太炭黑
  • 积分:1034
  • |
  • 主题:0
  • |
  • 帖子:190
积分:1034
LV6
高级工程师
  • 2023-5-5 21:18:26
 
就是三极管PQ12的E直接接到PQ10的gate,下管同理
LMS007
  • LMS007
  • 离线
  • LV6
  • 高级工程师
  • 积分:970
  • |
  • 主题:7
  • |
  • 帖子:86
积分:970
LV6
高级工程师
  • 2023-5-6 15:41:49
 
明白了,谢谢。
Q403920015
  • 积分:2180
  • |
  • 主题:11
  • |
  • 帖子:277
积分:2180
LV8
副总工程师
最新回复
  • 2023-5-16 16:48:33
  • 倒数1
 
会不会是MOS Trr 时间太长了,6599需要用内置FRD的管子比较好一些。
热门技术、经典电源设计资源推荐

世纪电源网总部

地 址:天津市南开区黄河道大通大厦8层

电 话:400-022-5587

传 真:(022)27690960

邮 编:300110

E-mail:21dy#21dianyuan.com(#换成@)

世纪电源网分部

广 东:(0755)82437996 /(138 2356 2357)

北 京:(010)69525295 /(15901552591)

上 海:(021)24200688 /(13585599008)

香 港:HK(852)92121212

China(86)15220029145

网站简介 | 网站帮助 | 意见反馈 | 联系我们 | 广告服务 | 法律声明 | 友情链接 | 清除Cookie | 小黑屋 | 不良信息举报 | 网站举报

Copyright 2008-2024 21dianyuan.com All Rights Reserved    备案许可证号为:津ICP备10002348号-2   津公网安备 12010402000296号