 |  | | | | 以上是针对方案层面的一些个人感想，是四年多以来的一些设计总结，限于篇幅，难以展开很详细的论述。下面将针对某个特定的案例来探讨一下PFC电路的工程设计方法。这才是我主要想阐述的东西。
首先确定输入和输出的规格：
 |
|
|
|
|
| | |  | | | | | | | | /*********** 广告已删除 ***********/ |
|
|
|
| | | | | | | 请教，楼主是如何将mathcad文件转成PDF的啊！
我试着弄了下，效果很差，不清楚哦！ |
|
|
|
| | | | | | | | | | | 哪一个虚拟打印机效果好点啊？
我以前在用其他软件的时候用过一次，软件名字不太记得了，但效果不太好，也是不清楚…… |
|
|
| | | | | | | | | | | | | 在论坛搜索“虚拟打印机”
我很早就上传了，保证好用~  |
|
|
|
|
|
|
|
| |  | | | | | LZ的好东西啊。。。下了。。还没全看完。。。谢谢了。。
另外问一下lz是否有LLC的案例啊。弄个mathcad的文件上来 。学习一下啊。
再次谢谢了。。。 |
|
|
|
|
|
|
| | | | | | | 请教大师 简单的说所谓的数字电源是不是用C语言编程做成一个所谓的PWM控制芯片？ |
|
|
|
|
|
| | | | | | | 附件资料下载不了，楼主能发到我邮箱吗？
kljd2000@Tom.com，谢谢～～ |
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 你好楼主，双极方案做的非隔离电源驱动LED光源，有微亮（鬼火）除了在LED上串电阻外还有其他方案吗？谢谢！！！ |
|
|
| | | | | 输入电压范围176V~264V，要求在此电压范围内，PFC电路可以输出3300W的功率，PFC级的效率要求>97%。
根据此要求，确定PFC电路设计的边界输入条件，当输入电压为低限176V时，交流输入电流最大，而bridge-rectifier，MOSFET，inductor，diode，capictor的损耗都跟输入电流成比例，因此PFC电路设计的边界条件即为交流输入电压的低限176V，计算此时的交流输入电流最大有效值为19.33A，此时的交流电压瞬时值（正向半波）和占空比变化情况如下图所示：
有一点在设计之初就需要确定的，那就是开关频率。开关频率的选择至关重要，因为它与产品设计的许多方面都相互关联。我们知道，开关频率越高，那么磁性器件的体积就可以做得越小，对于提高功率密度，缩小产品体积是很有帮助的。但是开关频率的提高也意味着MOSFET开关损耗的增加，二极管的反向恢复损耗增加。对于EMC而言，开关频率的基波能量幅值最大，从低次到高次递减，而EMC传导测试的起始频率是150kHz，要降低电磁兼容性设计的难度，那么最好的办法就是开关频率的基波不要进入传导测试的频率范围（这里我引用了有偏颇的常识性观点，实际上有论文论述过，当开关频率大于400kHz以后，滤波器的设计反而会变得简单，但问题是很少有公司能把大功率的PFC电路做到400kHz以上的开关频率，所以从工程的角度考虑，仍然选择容易实现的方案）。 |
|
|
| | | | | | | 楼主，在低压90V 输入1000W输出的情况下，interleaved CRM PFC 比interleaved CCM PFC，那个拓扑的性价比更好，当然还是以效率为前提。在网上看了一些资料说interleaved CCM(频率65K,应用SIC)比interleaved CRM PFC（50K~500K变化）效率高1%，你的看法呢。 |
|
|
|
| | | | | | | 你好，请教下这个占空比曲线的问题，如果是这样的话怎样保证峰值前后电流增量一边为正，一边为负呢 |
|
|
| | | | | 基于以上的观点，PFC电路常用的开关频率通常有45kHz，65kHz，100kHz，133kHz等。选择45kHz的开关频率，三次谐波为135kHz，仍然小于EMC传导测试的低限频率，而4次和5次谐波的能量幅值已经很小了，所以EMC电路设计就变得简单了。缺点同样明显，一个大大的PFC电感，需要选用抗直流偏置能力强的FeSi材料的磁环，需要绕制很多匝数，电感体积大，损耗大，成为效率提升的瓶颈。65kHz的开关频率对EMC设计同样有好处，频率有所提升，电感体积有所减小，体积和效率都有所改善。100kHz是一个折中频率，可以在电感体积，开关损耗之间达到一个平衡，因为开关频率的提高，PFC电感的体积大大缩小，同时可以选用nFeSiAl，FeNiMo，FeNi，FeSiB等合金的磁环，效率可以进一步提升，但开关损耗和二极管反向恢复损耗的增加会一定程度上抵消电感效率的提升。而133kHz的开关频率则是一个比较激进的频率，可以达到最小的磁芯体积，最小的电感损耗，但随着开关频率的增加，开关损耗也变得越来越突出，EMC滤波器的优化设计也需要着重考虑。
在本案例中，为了达到最小的体积，尽可能的提高功率密度，选择133kHz的开关频率。
电感量计算：
电感设计需要首先明确电感电流纹波系数，在Sanjaya Maniktala的《Switching Power Supplies A to Z》一书中，论述了电流纹波系数的取值范围，以0.4为最佳，此处遵循其思路，同时考虑EMC滤波器的设计，选择电流纹波系数最大值为0.4。
当交流输入电流达到峰值时，电感纹波电流达到最大值，计算此时的电感量为92uH。此即为PFC电感的下限值。 |
|
|
| | | | | | | 不好意思，我有个小疑问：你的公式里的 Iin_maxRMS 是AC 输入电流的有效值，不能等于电感上的平均电流吧？
好像很多的资料上计算电感纹波电流都是用输入电流的峰值电流的0.2或者什么来计算的呀 |
|
|
| | | | | | | | | 这个Iin_maxRMS可以用Io/(1-Dmax)代替吗？这样就不必要纠结输入电流。
|
|
|
| | | | | | | 请问networkpower老师，上面公式里的Dmin是不是不对呀，应该是Dmax吧？ |
|
|
|
|
| | | | | | | | | | | 但是客户在给出这个设计要求的情况下，占空比最大也就是0.378啊。
|
|
|
| | | | | | | 对电感计算有点疑问：
是不是分母也应该有一个根号下2，因为分母的纹波电流应该等于纹波系数乘以电流峰值Imax_peak。
network大师的公式中分母用的是电流有效值，它乘以纹波系数不是最大纹波电流啊……
谁能解答一下，多谢！！ |
|
|
|
| | | | | | | | | 是怎么定义电流系数r的，r=电流变化量/电感电流。而这里的电感电流指的就是电感的直流分量啊。 |
|
|
| | | | | | | 楼主计算最小电感应该错了，纹波电流最大的地方时输入电压瞬时值等于母线电压一半的时候，而不是输入电压有效值处。 |
|
|
| | | | | | | | | 能给解释一下么？为什么和母线电压有关系，不应该是占空比最小的时候么？ |
|
|
|
| | | | | | | | | 这里我觉得没有错误，这里电感设计的一个重要点是不要饱和，在最小输入电压峰值处，电感电流最大，叠加一个纹波的话，最容易使得电感饱和，所以在这一点特别要注意一个电流变化率。但是楼主的电流用错了，应该用电流峰值而不是RMS值。个人理解。。。。。。
|
|
|
| | | | | | | 开关电源菜鸟，请问上面提到的抗直流偏置能力是什么东西？哪里有资料学习一下。谢谢！！！！
|
|
|
|
| | | | | 磁芯的选择：
由于开关频率较高，对于磁粉芯而言，磁通密度摆幅不宜超过0.1T，否则磁芯损耗很大（磁芯损耗将在后面计算），为了兼顾效率，此处选择平均磁通密度变化值为0.1T，因为磁通密度的摆幅随着交流输入电压瞬时值的变化而变化，所以此处取平均值来计算。
由法拉第电磁感应定律得磁通密度的瞬时值为：
 |
|
|
| | | | | | | 为什么要用平均磁通量，万一工作时有一处△B超规格了，而平均的B没有超规格怎么办？
|
|
|
|
|
| | | | | 假定线圈的电流密度取值为10A/mm 2（在强迫风冷的情况下，电流密度可以取得大一些，最大可以到12~15A/mm 2，在自然冷却的情况下，电流密度应该取值在6A/mm 2以下）。
经计算，可以采用直径1.9mm的漆包线绕制电感（也可以采用1.5mm或1.7mm的漆包线，取决于产品的热设计和效率要求），导线截面积为2.835mm 2，电流密度为6.8A/mm 2。
 |
|
|
|
| | | | | 假定窗口充填系数为0.4，线圈不会填满磁环的整个窗口面积，以利于磁芯和线包散热。根据选定的充填系数和导线截面积，可以计算出AP值，这就是经典的AP值选型方法。
计算所得AP=4.318cm 4，查找韩国Amosense磁芯手册，可知，APH40P60磁环比较合适，40指的是磁环的外径为40mm，60指的是磁环的相对磁导率为60，根据磁环手册可查得：Aw=4.27cm 2，Ae=1.072cm 2，则AP= 4.577cm 4。
但是可能选用直径40mm的磁环，空间的利用效率不高，或受制于其他因素（比如电源产品的高度或宽度受限等等），那么可以选用2个或多个磁环并联的方式来绕制电感。
假如确定使用两个磁环并联，那么查找磁芯手册，APH36P60则比较合适，Aw=3.64cm 2，Ae=0.678cm 2，则AP= 2*Ae*Aw=4.936cm 4。
可能有人会问为什么选用Amosense的磁环？为什么不用magnetics，arnold，csc或国产的东磁？其实不是有偏见，每个厂家都有自己的特点，或价格，或性能，或供货周期，根据自己的需要选择而已。Amonsense的APH磁环，性能比其他厂家的sendust（即FeSiAl）磁环性能要好一些，饱和磁通密度1.5T，抗直流偏置能力强（100Oe场强下，磁导率仍然有60%），而且损耗相对较小。所以此处选择APH磁环，当然价格也要稍微贵一些。
分别以一个APH40P60和两个APH36P60来计算磁芯损耗。
首先计算两个APH36P60磁芯并联的情况：
根据磁环的Ae值，我们可以计算出所需要的线圈匝数N，此处我们选择整数匝数45。
 |
|
|
|
| | | | | 根据匝数N和窗口面积Aw，计算窗口充填系数为0.351，窗口仍然留有一定的空间未绕线。
根据匝数N和磁芯截面积2*Ae，计算出磁通密度摆幅的平均值为0.1T。
根据平均磁通密度摆幅Bavg和开关频率fs，可计算出磁芯的单位体积损耗PL，PL的计算公式来自于Amosense公司的磁环手册，不同材料的磁环，其PL的计算公式是不一样的，具体的要参考不同厂家给出的数据。
计算出单位体积损耗以后，根据磁环的体积2*Ve，可计算出磁环的铁损为10.74W。
如果采用单个APH40P60磁环，则磁芯损耗结果计算如下：
 |
|
|
| | | | | | | 请问在求PL时，公式中为什么要除以0.1T？？？在求PL时应该代入B的波动量才对。请赐教 |
|
|
| | | | | 计算结果显示，采用单个APH40P60磁环，磁芯损耗为9.27W。
由于我们更着重于空间的利用率，所以最终选择两个APH36P60磁环并联的方案，以下计算线圈绕组的铜损。
在60摄氏度下，铜的电阻率大概是2*10 -6Ω*cm，估算两个磁环并联时线圈的平均匝长约为50mm，则根据匝数N和导线截面积Swire，计算出线圈的直流电阻为0.016Ω，从而计算出工频交流铜损为5.93W。此处忽略了高频交流铜损（由开关频率的纹波电流引起）的计算，与工频交流铜损相比，其值较小，所以此处简化计算。有兴趣的可以自己计算一下。
PFC电感的总损耗为16.67W。 |
|
|
| | | | | | | 请教楼主 ：两个APH36P60磁环并联 是指 每个磁环上绕线然后并联，还是先把磁环并起来再绕线？ |
|
|
|
| | | | | 电感量计算：
计算无直流偏置下的电感量为230uH。最大直流偏置下的场强为172奥特斯。查下表可得，当直流偏置场强为172Oe时，相对磁导率会衰减为额定值的40%。
则计算出最大直流偏置下的电感量为：
即在大约20A*1.414的直流偏置下，电感量衰减为92uH（我们前面计算的最小电感量是多少？）。计算此时的最大磁通密度为0.413T，远远小于饱和磁通密度（Bs为1.5T）。 |
|
|
| | | | | | | 这里只考虑了直流偏置对相对磁导率的影响，温度呢？这个不需要考虑吗？ |
|
|
| | | | | | | 个人感觉到这里的计算是本末倒置，先设定了磁通变化量确定了V（倒V）值，然后计算出匝数，很幸运此时计算出的在直流偏磁的情况下电感量正好大于92uH，如果选定了其他u值的磁环，或者设定的V（倒V）值不是0.1，结果就不是这样了。所以应该想其他计算方法。 |
|
|
| | | | | | | | | 计算方法应该是根据磁心的Al值计算出初始圈数，然后再计算磁场强度，根据磁场强度查表得出Ui的真实值，根据真实值重新计算匝数。 |
|
|
| | | | | | | | | | | 呵呵，那是另外一种思路。
我这里的计算主要是从损耗的角度考虑，一般粉芯类磁芯在高频应用场合磁通密度的取值不宜超过0.1T，铁氧体磁芯的磁通密度变化可以取的大一些，确定了B值之后，根据B值来确定Ae和N。
计算方法的选择，取决于设计时的需求，我习惯于首先考虑损耗，所以选择了帖子里面的计算方法。 |
|
|
| | | | | | | | | | | | | 所以说你这个设计正好是巧合，如果电感量达不到，就要在其他方面取舍。所以电源并不是一个纯理论设计的东西，需要理论和实践的结合。 |
|
|
| | | | | | | | | | | | | | | 是啊，这本来就是一个从工程的角度将知识加以系统化的案例。 |
|
|
|
|
| | | | | | | 算磁场强度的公式是不是错了，应该是H=0.4*π*N*I/le；而B=ui*H。
|
|
|
| | | | | 电感纹波电流计算：
纹波电流最大值为7.67A，此时的纹波系数为0.397。满足我们设定的最大纹波系数0.4。
至此，一个较为完美的PFC电感设计完了，设定的边界值居然与我们的最终设计完全吻合，是巧合吗？不是，是严格按照工程方法的一步一步推算得出的。PFC电感的损耗也只有17W，这对于我们的整机效率来说是至关重要的，因为电感损耗向来在PFC总损耗中占有相当大的比重。
还有一个问题，我们为什么选择相对磁导率为60的磁环？为什么不选择相对磁导率26,75或90的磁环？
从上面那张磁导率衰减的图上可以看出端倪，因为在交流输入电流达到峰值时，PFC电感承受很大的直流偏置，此时的磁导率衰减很多，如果选择75或90的磁环，那么在峰值电流时，PFC电感的电感量将小于92uH，纹波电流大大增大，PFC级产生的差模干扰很大，EMC滤波器的设计变得困难，可能会导致工程师花费大量的精力和时间去解决EMC问题。如果选择相对磁导率26的磁环，磁环的损耗又会增加很多，如下所示：
根据Amosense给定的相对磁导率26磁环的计算公式，重新计算磁芯损耗居然达到19.5W，比采用60磁环高出9W，对于提高效率和优化热设计都是不利的。
所以选择了相对磁导率60的磁环来做本案例的PFC电感磁芯，这是一个综合考虑并权衡的结果。对于其他的案例而言，也许90的磁环或26的磁环更合适，这完全取决于产品设计的技术需求。 |
|
|
|
| | | | | 结束了最关键的PFC电感的设计，接下来要进行半导体器件的选型了。首先是MOSFET的选型。 
MOSFET的选型，首先考虑电压和电流，设定PFC输出电压是400V，那么MOSFET的耐压值必须高于400V，考虑到开通时寄生电感和电容振铃引起的尖峰电压，MOSEFT的Vds电压可能高达450~500V，通常我们选择0.8的降额，以确保器件的使用一定在可承受的安全电压范围之内，假如Vds电压尖峰为450V，那么需要的耐压值为450V/0.8=562V。可选择的MOSFET的耐压值一般为600V，或650V。
MOSFET的电流值也要留有足够的裕量，在本案例中，电感电流峰值约为19.33A*1.414*(1+0.2)=32.3A，电感电流的有效值电流为19.33A。
在本案例中选择用两只infineon公司的SPW20N60C3并联，两只管子可以承受最大40A的平均电流，足以承载电感峰值电流和有效值电流。
当然，你也可以选用其他公司的MOSFET，比如ST或IR（应该卖给Vishay了）的，每个厂家相同型号的产品，性能都比较接近。
下面开始计算MOSFET的损耗。 |
|
|
|
| | | | | | | 英飞凌的SPW20N60C3在常温下电流是20A，温度升高后是不是有些危险呢？
|
|
|
| | | | | 
首先是计算MOSFET电流的瞬时值，根据瞬时值的公式，计算有效值，MOSFET电流有效值的最大值为13.28A。根据有效值，可以计算MOSFET导通损耗，查下图确定MOSFET的导通阻抗。
假定正常工作时，MOSFET的结温大概在60摄氏度，那么对应的R DS(on)约为0.22Ω。
计算两个MOSFET的导通损耗约为19.4W。 |
|
|
| | | | | | | 请教 ：MOSFET电流的瞬时值计算Idmos_max(t)=Iin_max(t)*根号DminIN(t) 怎么得来的？或者哪里有相关推导？ |
|
|
|
| | | | | | | 为什么不是 Idmos_max(t)=Iin_max(t)*DminIN(t) ？ |
|
|
|
| | | | | | | 楼主，按你这个公式MOSFET电流的瞬时值比输入电流的瞬时值要小，这明显不对吧？
|
|
|
|
| | | | | 计算开关损耗，根据器件的datasheet，确定导通时间和关断时间：
t r=5ns，t f=4.5ns，这里给定的测试条件，Vds电压从0~380V，栅极驱动电压从0~13V，导通电流20.7A，栅极驱动电阻3.6Ω，实际上我们的使用情况可能与表格给定的条件有些出入，但由于是估算损耗，所以就直接使用以上数据。
计算得开关损耗为3.1W。在实际电路中，栅极驱动电阻通常不会取3.6Ω这么小，而且由于驱动器（IC或推挽三极管）的内阻，以及PCB的寄生电感等因素的影响，实际的驱动速度没有那么快。但即便开关损耗增大一倍，也只有6.2W，这就是前面所说的，为了降低开关损耗而采取辅助电路的方法并不可取的原因。 |
|
|
| | | | | 
计算两只MOSFET的总损耗位22.51W。如果觉得损耗比较大，想进一步提升效率，还可以选择其他型号的MOSEFT，比如选择infineon的SPW35N60C3，计算损耗如下：
选择了导通阻抗更小的MOSFET，损耗可以降低约8W，但是成本会增加不少。这是在产品设计必须考虑的。 |
|
|
| | | | | | | 分析的很详细，楼主是否有对应的WORD文档，想保存下来好好详细的读读 |
|
|
| | | | | 二极管的选型和计算方法与MOSFET类似，此处不再赘述，此处选择infineon的SiC二极管STPSC806，用两只二极管并联，以满足电流的降额需求，损耗计算如下：
计算得两只二极管的总损耗位21.4W。
选择SiC二极管，可以消除二极管的反向恢复问题，对于效率的提升是有所帮助的，同时二极管的反向恢复问题也是EMC的一大干扰源，SiC二极管可以改善电源产品的EMI问题。
但目前SiC二极管的价格还比较高，对于低成本的应用场合，选择Ultra fast recoveray二极管更为合理。 |
|
|
| | | | | 整流桥的选择和计算：
方法也与上面差不多，选择直流耐压600V（交流耐压420V）的整流桥，电流降额0.6，所以选择35A，器件为fairchild的GBPC3506。
损耗计算结果为33W，可见整流桥的损耗非常大，导致整机效率损失1%，所以bridgeless PFC电路近几年来有很多的研究和产品，就在于它能将整流桥的损耗降低一半。 |
|
|
| | | | | PFC滤波电容的选择：
假如希望电容的纹波电压小于PFC额定电压的6%，那么在忽略ESR压降的情况下，可以估算出PFC母线电容的容量大约为1317uF。
 |
|
|
| | | | | | | Networkpower大师，关于PFC 电容的计算我有一个疑惑，能否帮忙解答一下？
根据你对Cpfc的计算公式，应该是按C*dV=I*dt的原理，式中：dV=Vpfc*0.06, dt=1/2fp,这我明白，但I=Idiode_RMS*sqrt(2)/2*pi是怎么来的？这个I是diode的平均值Idiode_AVG吗？若是指平均值，则Idiode_AVG应该=Idiode_RMS*sqrt(2)/pi(因为只有半个市电周期）；若不是，那I=Idiode_RMS*sqrt(2)/2*pi又是怎么来的呢？请指教。
谢谢！ |
|
|
| | | | | | | 这里Pout为什么等于Idcavg*μ*Vpfc，为什么还要乘μ呢？ |
|
|
| | | | | PFC点解电容的选型主要从产品的设计角度出发，针对computer，server和telecom领域，对于掉电情况下的输出保持时间有严格要求，那么就需要从输出保持时间的角度来选择大容量的电容器。
针对LCD电视机或其他的超薄型电源应用领域，则要求电容器的高度要足够的低，体积要紧凑。
针对寿命要求很高的场合，则宜选用长寿命电容器（比如8000或10000小时），而针对高温应用场合，则需要选择最高工作温度尽可能高的电容器（比如105℃或125℃）。
另外一些场合则要求低ESR的电容器。
在本案例中，没有特别的要求，仅仅从PFC电压纹波的角度考虑，选择Rubycon的USC系列电解电容，按照PFC电压400V，我们选择450V/470uF的电容，采用3只并联，总容量1410uF。
PFC输出直流电流为Idc_avg，根据基尔霍夫电流定律，电解电容的交流电流值为二极管电流减去输出直流电流。
电容的阻抗（Xcap）有两部分，一部分是ESR，一部分是电容的容抗，因为ESR的存在，电容的电流和电压并不是成90°的相位差。电容的ESR值可以通过耗散因素（tanζ）来计算。
则据此可以计算出Resr=0.282Ω。
在计算出PFC电容的纹波电流和电容的阻抗以后，可以得出PFC电容的纹波电流，并分别画出电容的电流和电压波形。 |
|
|
| | | | | 计算纹波电压：
由以上的计算可知，电压纹波系数约为19.8V/400V=4.95%。
计算电解电容的损耗如下：
三个电解电容的损耗居然达到10.2W，可见大电解电容的ESR对于效率有多么大的影响，在大家的感觉里面，是不是觉得电容应该是无损耗，或者损耗是可以忽略的？ |
|
|
| | | | | 电解电容的损耗对于其寿命也有至关重要的影响，反映在电解电容对于纹波电流有严格的限制，查USC系列电容的datasheet可知：
如上图中的红色标记，单个470uF/450V电容器允许的最大纹波电流为2.68A，按照我们上面的计算，总纹波电流为6A，那么每个电解电容的纹波电流为2A，满足要求。
在本案例中我们只选择450V耐压的电容器，很多人会想，是否降额太小？确实是降额比较小，相对于400V的PFC电压，降额约为0.88。由于随着电容器耐压的升高，其ESR,RSL都会随之增大，漏电流也随之增大，寿命随之缩小，而成本却大为增加。高于450V以上的电解电容几乎很少见到，这是电解电容先天性缺陷造成的，对于高电压的应用场合，要么舍弃电解电容，要么用多个低耐压的电解电容串联来满足耐压要求。
在目前大多数PFC应用场合中，都采用450V的电解电容，基本上能够满足要求。
此外，电解电容的寿命几乎是整个电源产品最大的短板，在各种电源产品中，抛开设计错误导致的失效情况，电解电容失效是各种元器件失效中最常见的情况，如何提升电解电容的使用寿命是电源设计的一大难题，本文不展开论述，否则又是一篇很长的文章。 |
|
|
| | | | | 上面写了那么多，那么我们预期的效率能够达到吗？让我们汇总一下吧。
PFC的总损耗是104W，效率是多少？
3300W/（3300W+104W）=96.94%
看来是勉勉强强达到97%的效率，如果MOSFET采用SPW35N60C3，那么效率可以超过97%。
这是在交流输入电压176V下计算的效率，如果输入电压为标称值220V，则效率会有大幅提升：
计算效率为3300/(3300+80)=97.6%，是不是相当惊人？还需要软开关吗？如果采用bridgeless PFC，整流桥的损耗降低一半（13W），则效率可进一步提升到3300/(3300+67)=98%，很多文章里面都提到无桥PFC可以达到98%效率的，并给出了效率实测值，而本文计算的结果与实测值完全吻合，是巧合吗？ |
|
|
| | | | | 这是第一篇——计算篇，启发大家如何明明白白的计算一个PFC电路的参数。
后续还有仿真篇，将另写一个帖子论述。
以下的附件是完整word文档以及用mathcad软件写的计算书（可用mathcad11以上的版本打开），其中mathcad计算书中包含了采用ONsemi NCP1654 IC做的整体解决方案的相关计算（呕心沥血写出来的啊，大家请给点鼓励）。 |
|
|
|
|
|
|
| | | | | | | mathcad软件里的不是电路图啊？我打不开，有能打开的帮忙转换一下吗？先谢谢了 |
|
|
| | | | | | | | | 是用mathcad 14做的，然后转换成低版本mathcad 11版，可能转换之后有些功能丧失了，所以打不开。
如果有装mathcad 14版的话，我就把14版的计算书发出来，给大家参考一下。 |
|
|
| | | | | | | | | | | 昨天一兄弟帮我转的网页格式，有个网页还有个文件夹，移动的时候得一起移动。要是能直接由mathcad转成PDF就方便多了， |
|
|
| | | | | | | 一直对一些东西不太理解看了您这个帖子现在明白了，真实万分感谢！ |
|
|
| | | | | | | | | 其实大家对电路原理和拓扑方面的东西都是有了解的，但很多工程师欠缺的是从工程的角度去设计一个功能电路的思路和方法，发此帖的目的正在于此。
如果对大家很有帮助，那我就很高兴了。 |
|
|
| | | | | | | | | | | 很多资料上讲的都很笼统，只是大概介绍了一下拓扑结构。
大师这篇讲的很详细：工作原理，器件选型等等讲的都很具体，很有帮助，非常感谢大师的无私奉献。 |
|
|
|
|
| | | | | | |  好人一生平安
谁能与我同醉
相知年年岁岁
咫尺天涯皆有缘
此情温暖人间
谁能与我同醉
相知年年岁岁
咫尺天涯皆有缘
此情温暖人间 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | 前不久我们部门来一个老外给我们培训，记得他说了一句“Technology and to share why？”想必在他们国家这样的事情是不会发生了，
但是在中国正是有楼主这样的人才能使我们中国制造转变为中国创造！ |
|
|
|
| | | | | | | | | | | 我们古代把除儒学之外的农工商诸般学问通通称之为杂学，认为研究杂学是下贱的，所以除了农民稍有地位之外，手工业者和商人都属于下九流，这直接导致了科学技术在中国向来缺少根植的土壤。
我们古代有灿烂的文明，有领先世界的技术，可为什么没有积累下来，并引发技术革命和社会变革？火药被我们用来放炮仗，指南针被拿来研究堪舆，而西方人靠火药制造了长枪大炮，以至引发技术变革，靠指南针来航海，开启了整个地球的新时代。
说到底是我们对于科学真理和工程方法的轻视，直至近代，国家经历如此的劫难，才翻然悔悟，跟着西方学科学，知道掌握技术的重要性。现代国家之间的竞争，说到底就是对知识的掌握程度和使用熟练程度的竞争，这就是美国成为世界霸主的原因。
我们虽然自认为找到了方向，自认为掌握了窍门。可遍观今日的中国企业，有哪一家真正站在世界的颠峰？除了华为在技术方面能够真的与世界级的大公司刺刀见红的血拼之外，我实在看不到还有哪一家公司真的有这个能力。
我国的企业太浮躁，骨子里仍然轻视科学技术和工程方法，没有掌握通向技术颠峰的捷径，在与国外的竞争中始终处于劣势。我国出口的仍然是衣服，鞋子，玩具，电子代工产品，矿产资源等低附加值高能耗高污染的产品，我们仍然处在产业链的最低端，大部分的利润都被别人赚走了。
我们不想做技术民工，我想论坛里的大部分工程师也和我想的一样，我们中国人并不笨，NASA里面的顶尖科学家有很多华裔，可为什么国内的学术机构产生不了优秀的科学家？为什么国内的企业产生不了优秀的工程师团队？我们崇拜外国人崇拜了一百多年了，还要崇拜到什么时候？
我们能不能够打破一些怪圈，让知识和经验能够自由的流动起来？我想，只要去努力，总会有成果。 |
|
|
| | | | | | | | | | | | | 想想中国武术各门各派的武术绝技是怎么失传的，什么传什么，不传什么，都是在闭门造车，，近代有霍元甲，李小龙，都在努力打破这种狭隘的怪圈，其他行业也存在类似的情况。 |
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 感谢楼主的分享，但有两个问题可以再探讨一下：
1。我们知道Boost电感的最大纹波发生在Vin=1/2*Vout处，如果根据此条件来选择感量或计算最差情况损耗是否更好？
2。主要元器件件波形都是一个正弦波调制的信号，因而在计算损耗时在正弦波处进行数字有效值计算的方式，这样的准确性是否更高？
另外，计算损耗时考虑温升系数后精度可能也更好一点。呵呵，还是感谢楼主分享这样详细的PFC电路设计，我从中也学习到了很多，谢谢！ |
|
|
| | | | | | | | | 古道兄的建议我会认真考虑，这篇文章花了两天时间匆匆写就，肯定有很多考虑不周的地方，下周开始又要很忙了，得空的时候，我会仔细的考虑并修正一些不合理的地方。 |
|
|
|
|
| | | | | | | 多谢，总结了一些个人做产品的想法，提出来让大家参考一下。
其实对于工程师而言，最大的难点在于如何从工程的角度去设计一个产品，我们不是做学术研究的（这是大学或学术机构做的事情），我们是做产品的，是如何通过最简练最高效的方法，设计出满足客户需求的产品。
很多工程师囿于追求某些技术的细节，而鲜少从全局的层面考虑如何提升产品设计和开发的效率，有舍本逐末的感觉。不是说技术不重要，但是把技术最快的转化为产品才是工程师的职责。
我经常跟其他工程师说的一句话是：好的产品一定是设计出来的，而不是调试出来的。
其实我希望的是每一个工程师都应该仔细思考他做的是什么产品，应该怎样去做这个产品，而不是理所当然的认为这是总工，team leader或project manager应该考虑的事情。
一个公司里面，仅仅有一两个人很牛是没有用的，只有当公司里面形成一个优秀的工程师团队的时候，这个公司才有良性发展下去的基础。 |
|
|
| | | | | | | | | 楼主的一席话真是精彩绝伦。。
请楼主进一步阐释一下这句话：好的产品一定是设计出来的，而不是调试出来的。
洗耳恭听。。 |
|
|
|
| | | | | | | | | | | iphone就是一个最经典的产品，呵呵，当然不是要大家向苹果学习，乔布斯是世界最佳的team leader，苹果的工程师团队也是世界顶尖的，那么深厚的积累是学不来的。
就电源产品来说，我们要根据客户需求或内部的sepcification，结合产品目标定位，价格/成本，以及开发团队或个人的技术能力，确定最初的方案，然后通过严格的计算来推导方案的合理性和可行性，再通过仿真来进行方案的论证（电路仿真验证电路设计的合理性，磁仿真验证磁性器件设计的合理性，热仿真验证整体布局的合理性），通过计算和仿真，大部分的问题都已经暴露出来了，通过局部的调整和优化，产品的设计方案基本成熟。最后才是制作PCB，单板加工，整机装配，测试和优化。
如果在方案的设计阶段考虑的足够充分，计算和仿真足够严谨，那么最终的调试只是一个对设计的验证过程而已，开发时间短，效率高。反之，如果设计阶段比较草率，大量问题将在调试过程中暴露，严重时可能要推翻整个方案重新进行设计，要反复几轮才能定型产品，开发效率低下，浪费大量的人力和物力，并可能使得产品失去最好的市场机会。 |
|
|
| | | | | | | | | | | | | 正确的设计方法！就是现在我们做好多东西的时候是靠调试出来的，不行了换一个不行了换一个，就这么试出来的 |
|
|
| | | | | | | | | | | | | 很完美和很科学的设计流程？
不知道有几个公司做到这样呢？？ |
|
|
| | | | | | | | | | | | | | | 对这个设计以及其计算过程我非常欣赏，但这里有一个问题，版主始终没有提到，就是PF值可以做到多少，空载，半载，以及重载（满载）？ |
|
|
| | | | | | | | | | | | | | | | | APFC，PF可以轻易做到0.99以上。PF随着负载的加大越来越高。 |
|
|
| | nc965- 积分：103490
- |
- 主题：115
- |
- 帖子：29715
积分:103490 版主 | | | |
|
|
| | | | | | | 楼主是一个真正的好人，我们公司相互保密知识。好人会有好报！ |
|
|
| | | | | | | | | 很多公司都有这种习惯，把工程师禁锢在某个固定的岗位上，重复的做某一项工作，甚至有些总工或高级工程师根本就不愿意培养新人，怕别人比他厉害，影响他在公司的地位。
经验不能够流转，知识不能够传承，对于一个公司来说，这是非常可怕的，丧失的是公司的创新能力和良性发展的基础。
每个工程师都应该学会思考，善于思考，而不是被动的等到别人教他怎么做，作为一个先行者，更应该乐于培养新人，现代社会是一个分工明确的社会，需要的是一个高效的团队，而不是一个牛叉的个人。
爱迪生那个时代早就过去了，个人在团体的作用会越来越弱化。这个时候如果还抱着以个人为中心的心态，是不适应时代的需要的。 |
|
|
| | | | | | | | | | | 这个，呵呵，可以看看一本电源书，A to Z，作者在前言部分谈了很多。确实，所有的产品设计都应该是Team work，我以前做项目负责人的时候，有意识地把某些负责具体电路的工程师进行轮调，比如上个项目他负责PFC，那下一次项目负责DC/DC，再着着AUX POWER，再来EMI的调试等等。 |
|
|
|
|
|
| | | | | | | | | | | 大侠，其实，爱迪生的专利也不是他一个人发明的，他有一个研发团队，例如，发明电灯的，就是研发团队夜以继日地进行实验，几乎实验了他们所想到的所有材料，，最终获得成功，-------- |
|
|
|
| | | | | 谢谢楼主的经验之谈！
另外，能不能再谈一谈CCM PFC中开关速度、频率、二极管的Trr、sunbber、EMI方面的综合考虑？ |
|
|
| | | | | | | 过来看看楼主的 仿真篇，呵呵！最近正在学仿真。这个帖子包含的很全，仿真和设计都有，学了不少，还得细细揣摩，再次致敬 |
|
|
| | | | | | | | | saber仿真的内容，我还没总结，很多东西需要回想，思考，组织和归纳，想写一个有内容有深度的帖子还是挺累的，如果仅仅是泛泛而谈，对大家也没有太多的意义，这个月希望能够把saber仿真的内容整理成一个帖子，供大家探讨一下。 |
|
|
| | | | | | | 大多数的应用情况，我不支持采用snubber电路，通过合理的布局和PCB走线，振铃引起的电压尖峰会被限制在合理的范围之内，增加snubber电路，把简单的问题复杂化了，更应该从问题的源头解决。除非在反激式电路这类应用场合，由于漏感的能量太大，必须增加snubber电路，而没有更好的选择。
EMI的问题，现在我还没有头绪，由于大多是零散的工程经验，还没有从工程的角度加以理论化和系统化，所以不想就单个的问题讨论解决方法，我想建立一个模型，能够精确地计算和仿真，用以指导开发工作，这也是我一直想做的工作。
其实很多方面我都没有想到或没有想透，毕竟个人的能力是有限的，只有众人的智慧相互激励，才能产生灵感的火花，发此贴的目的，还是在于希望工程师能够把自己的知识加以系统的总结，拿出来供大家参考一下，互相学习和进步。 |
|
|
| | | | | | | | | 楼主辛苦了啊，曾经玩过250W的CCM- DBPFC，确实感觉还远远不够CCM的需要，在这个功率没有看到较好的优势。 |
|
|
|
|
|
|
|
| | | | | | | | | 你好， 我最近设计的CCMＰＦＣ，怎么一加电后电源就被保护了？ |
|
|
| | | | | | | 胡工，根据我71楼的描述，帮我写一下电感圈数的计算公式，mathcad学了一下，久久不用都忘光了。 |
|
|
| | | | | | | | | 是这个迭代的过程吗？虽然是讲Boost的，也完全可以用于PFC。 |
|
|
|
|
|
| | | | | | | | | | | | | | | | | 华南理工的雅达实验室确实比较牛的，研究的课题不少，发的文章也不少，算是学校和企业合作的典范。 |
|
|
|
|
|
|
|
|
|
|
|
| | | | | 楼主：
读完文章受益匪浅，在此感谢你，可否提供3.3KW PFC circuit design_for 21dianyuan.mcd的mcthcad14格式的原文件呢？这个转过来的好像有点问题的！ |
|
|
| | | | | | | 一直在寻找着方面理论分析的文章，楼主的分析非常详细。
不知道可否提供3.3KW PFC circuit design_for 21dianyuan.mcd的mcthcad14格式的原文件？ |
|
|
| | | | | | | | | 附件在2楼，请查看。
包含match14格式的计算书，和转换成PDF格式的计算。 |
|
|
|
|
|
|
|
|
|
| | | | | 拜读楼主的大作至计算输出电容的电流和功耗处，觉得有点问题。
因为很明显地 (Idiode_RMS^2 - Icap_RMS^2) 不等於 Idc_avg^2 ，
应该是漏了计算电容的高频电流了。 |
|
|
| | | | | | | 高频时，电解电容的ESR很小，跟100Hz时的ESR相比，不是一个数量级，此处计算主要的功耗，而忽略次要的损耗。
不信你可以根据损耗因素计算100kHz时的ESR值，对比一下100Hz时的ESR值。 |
|
|
|
| | | | | | | | | | | 有啊，一般来说，电解电容的esr在高频和低频时是相差比较大的，如果高频时的esr也很大，你可以想象一下，高频纹波电压是什么数量级？
有些电解电容的资料上会给出100kHz时的ESR值，如下：
680uF/10V的电容在100kHz时，esr最大值为0.059欧姆（实际上一般都比这个值小得多），而在120Hz时，按照损耗因素计算，其esr是0.37欧姆，相差还是很大的。 |
|
|
|
| | | | | | | | | | | | | | | 看是那一种设备，有一些高级的LCR设备，可以扫描从几Hz到几十MHz频谱范围内的L,C,R的值，可以精确的观测电解电容的容值和ESR随频率变化的情况。 |
|
|
|
| | | | | | | | | | | | | 这个是阻抗，是电抗(容抗+感抗)加上ESR，而不是单纯的ESR |
|
|
| | | | | | | | | 一般电解电容的ESR随频率上升而下降，在10KHz 后下降的很慢，甚至改变不大。
根据Rubycon USC系列的资料，估计100KHz 的ESR是120Hz的1/3 ，
於是算得总功耗是18.5W，而不是文内的10.2W 。 |
|
|
| | | | | | | | | | | 估计100KHz 的ESR是120Hz的1/3
你的估计是怎么来的？能不能把相关的资料贴出来看看？怎么我没查到？ |
|
|
| | | | | | | | | | | | | 看那Multiplier for Ripple Current @ 10KHz 是1.40，估计@100KHz 是1.8左右，
所以ESR_100KHz / 120Hz = (1.00/1.8)^2 ≈ 1/3 (其实大多数电容都是在1/5~1/2 之间)。 |
|
|
| | | | | | | | | | | | | | | 就这么推导来的？很牵强啊，没有必然的联系。
建议你有机会用数字LCR测试仪测试一下电解电容的频率特性，从频谱曲线上可以看到ESR的变化情况，电解电容在100kHz的ESR是很小的。 |
|
|
| | | | | | | | | | | | | | | | | 容或有些牵强，也是根据很多厂商的曲线资料大致估算出来的，相信on paper的话，也差不多了，有些例子:
实际中是不是很小? 我也希望是，这样电容不会发热，纹波电流可以很大，寿命长，呵呵。 |
|
|
| | | | | | | | | | | | | | | | | | | 这是什么电容的资料？
一般厂家都是不会给出100Hz的ESR的，而是给出损耗因素。
根据我以前用频率扫描仪测试的经验，通常100Hz和100kHz的ESR会相差一个数量级。 |
|
|
| | | | | | | | | | | | | | | | | | | | | 高压电解电容的资料。欧美的厂家多有给出低频的ESR。
印象中，低压小电容的ESR/频率变化比较大，高压的比较小，但不是绝对。
文内例子里的电容高频电流是9.3Arms，ESR相差一个数量级，1/10吧，功耗也有2.5W呢。
另MOSFET是硬开关，为什么不算上Coss带来的损耗？估计也有10W吧。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | Coss的损耗我本来也想提这个问题，但到后来根据厂家能量损耗的Coss计算的损耗并不大，所以没有再提，但是如果考虑电感的分布电容损耗可能还是很可观的。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | Coss的损耗不大的程度是怎样的，有厂家的资料吗？ |
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 是啊，但电感的等效电容还有个损耗，但没实物，不知其电容，不好计算。 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 就当是某数值，例如100pF，请大师算算，让我们学习一下？ |
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | | 在你面前，敢称大师？ 计算是你的强项，安排我做个试验还可以。 |
|
|
|
| | | | | nc965- 积分：103490
- |
- 主题：115
- |
- 帖子：29715
积分:103490 版主 | | | | | | 电解电容的ESR很容易通过并联一个高频小电容来解决，因此，把电解电容的ESR作为PFC电路的设计依据意义不大。 |
|
|
| | | | | | | | | | | | | 频率达到MHz以上时，高频小电容的效果才能凸显出来，更多的是解决EMC的问题，因为电解电容在高频时已经呈现感性了。
但对于100kHz频率而言，小电容的容抗还是太大了，以一个100nF的高频小电容而论，100kHz的容抗 差不多是16欧姆，所以实际上对开关纹波起滤波作用的仍然是电解电容。 |
|
|
| | | | | | | nc965- 积分：103490
- |
- 主题：115
- |
- 帖子：29715
积分:103490 版主 | | | | | | | | |
|
|
| | | | | | | | | | | | | | | 那在100K的时候，除了选用ESR较小的电容外，还有办法来减小开关纹波吗？像类似于并小电容了 之类的 |
|
|
| | | | | | | | | | | | | | | | | 100kHz时，大电解电容的ESR也已经很小了，高频开关纹波是比较小的，不知道你实测过PFC电压没有？100Hz的工频纹波很大，而高频开关纹波几乎可以忽略。 |
|
|
|
| | | | | | | | nc965- 积分：103490
- |
- 主题：115
- |
- 帖子：29715
积分:103490 版主 | | | | | | | | | 电解电容在这里是对付工频纹波的，工频纹波尚且能够对付，高频纹波那只是小菜一碟，而且是顺带的，有必要弃工频纹波不顾而专门对付高频纹波的必要吗？ |
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 关键是高频纹波不好抑制。。。
请问，有没有好的方法呢？ |
|
|
| | | | | core loss的计算，好像有问题。
这里Bavg= 0 .1T，是摆幅，放入公式里的B，按常规，应该是Bavg/2才对，这样Pfe 2W 也不到。
不知厂商提供的公式，是否这样应用？ |
|
|
|
| | | | | | | 这里的B指的是一个开关周期内的磁通密度摆幅，计算时应该用摆幅，而不是摆幅的1/2。 |
|
|
| | | | | | | | | 磁损曲线，是用峰值为Bm的正弦驱动所得出来的，所以X轴的B就是这个峰值。
现在Bavg是峰峰值，峰值是它的一半。
除非你的厂家指明B是峰峰值，不过这可能性很低。
另一种磁损的算法，不是求(平均值/2)^ m，而是求(ΔB(t)/2)^m的平均值，虽然仍是近似值，后者应该较准确些。前者计得1.8W，后者2.2W 。 |
|
|
|
| | | | | | | | | | | | | 是Pc_square=1.3*Pc_sine吗，出于何处的资料？
Ferrite的，Powder Core的？方波的Duty=？高低频，大小激励都可以？
见过一些所谓Correction Factor，是针对Eddy current 和 Residual loss 的，如果duty=50/50，都小于1。 |
|
|
| | | | | | | | | | | 我也希望用Bavg/2来计算损耗，那样计算出来的结果就完美了。
才2W的损耗，基本上磁芯就不发热了，但实际上磁芯的发热还是挺厉害的，在满载的情况下，磁芯温度一般在70~80摄氏度甚至更高。在一些新的产品上，已经有用非晶的磁芯替代铁粉芯来做PFC电感，损耗可以做到更小，我想用几倍的价格不会是为了节约1W的损耗吧？
另外，根据我在艾默生时请仿真实验室用ansoft进行电感和变压器仿真的结果，计算的数据和仿真的数据还是基本吻合的。 |
|
|
| | | | | | | | | | | | | 其实这里有两个问题
1。Datasheet上的曲线和公式的应用问题，看来楼主一向都是用Bpk_pk值的了，不知这可有根据？
2。估算的准确性问题。曲线/公式是基於双极定频定激励正弦波的，PFC明显跟这个不同，难免有较大误差。 |
|
|
|
| | | | | | | | | | | | | | | 资料上没有明确说明的情况下，我一般都是用Bp-p来计算。
另外就是，用峰峰值计算跟仿真结果和实测结果基本吻合，所以我一直都是沿用这种计算方式。 |
|
|
| | | | | | | | | | | | | | | | | 应该相信，磁芯厂家之间，都有一套工业标准去present它们的datasheet，
所以公式/曲线的解读和应用都应该是一样的。
加上很多文章和AppNote讲到磁损的计算时，对B的阐述都是一样的 ---- 就是B=Bpk_pk/2 。
另请教，你们是如何仿真的呢？ |
|
|
|
|
| | | | | | | | | | | | | 这样的Word版计算书看着都眼熟，不过我才来Emerson不久。
看楼主的名字就怀疑楼主在艾默生干过，艾默生培养了一批批的牛人，到最后全离职，如果离职的同事都去中国企业的话，对国内企业的发展帮里大忙了。两年后或许我也要离开了。 |
|
|
|
|
|
|
| | | | | | | | | 数字控制的问题，对于小公司来说是很难实现的。
全世界做到电源数字控制的又有几家？这里的数字控制可不是添加一个监控功能的MCU那么简单。
国内也就emerson，delta等寥寥几家大公司，当然现在的华为和中兴也在做。 |
|
|
| | | | | | | | | | | 无桥PFC也不一定得使用两个常规PFC电感，要看无桥PFC的电路结构。比如，如果电路结构中输入级是并两个电容的，总感量就等于常规PFC电感。 |
|
|
| | | | | | | | | | | | | 最近跟华为有接触吗？
华为搞的很猛啊，把emerson的人都挖的差不多了，TI应该要鼎力支持华为吧，嘿嘿，超级大客户哦。 |
|
|
| | | | | | | | | | | | | | | networkpower大师是从Emerson出来的吧？这么熟悉。。 |
|
|
| | | | | | | | | | | | | | | | | 大师谈不上，中国做技术的基本上都属于民工级的，出来两年了，还是挺怀恋那里的工作氛围。 |
|
|
|
| | | | | | | | | | | | | 确实是这样子的，数字化是一个潮流。
但短期内，受制于数字电源产品的研发难度和成本，模拟控制仍然会占据很大的市场。 |
|
|
| | | | | | | | | | | | | | | 嗯，是这样的，现在往数字电源方面发展如何？还是坚持模拟控制？ |
|
|
| | | | | | | | | | | | | | | | | 作为一个电源研发工程师，是必须懂得一定的数字控制技术的。
其实也不难，大家在大学里面都学过一些单片机/DSP方面的知识。 |
|
|
| | | | | | | | | | | | | | | | | | | 嗯，我也是这么认为，不然以后学起来更吃力了
单片机忘了很多了，目前有意重新学这个~~ |
|
|
| | | | | | | | | | | | | | | | | | | 大师现在在哪儿？做什么方向的power supply？
|
|
|
| | | | | 而我们也承担着知识传承的责任
楼主的说话为人我第一个服! |
|
|
|
|
| | | | | | | pfc的应用例子很多，但没有真正区分DCM,CCM,CRM的，
CCM的应用IC我 用过的有：L4981,UCC3818,IR1150,不知道还有哪些好用的IC？ |
|
|
|
| | | | | | | | | ICE2PCS02 ，功能与IR1150差不多，但更好用，也是8管脚的
要做大功率的，UCC28070，交错并联，20个管脚，比较复杂些~~ |
|
|
|
| | | | | | | | | | | | | 不好意思，我没用过这款芯片，容不容易做到4KW不好乱说~
我这里有篇UC3855的文章，里面做到了3KW，帖出来，你参考一下~ |
|
|
| | | | | | | | | | | | | | | 虽然这个我看过了，但还是很感谢您。还请教您一下就是。我现在在调小功率的，电流已经调成正弦波了，可是它的输出电压不能稳定在一个值，有很大大的波动，请问这是什么原因啊，谢谢您了 |
|
|
|
|
| | | | | | | | | | | | | | | | | | | 可不是说PFC有稳压的功能吗，十几V的波动太大了吧，我那个就有13V，可是我的输出电压有效值也就38V啊。谢谢您 |
|
|
| | | | | | | | | | | | | | | | | | | | | 是boost电路吗？怎么会是38V？还是你用的是buck型PFC电路？ |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 呵呵，我现在不敢加那没的功率所以先把输入电压降低了，输入电压时25V啊，我本来是要它稳定在40V的 |
|
|
| | | | | | | | | | | | | | | | | | | | | | | 你好，看了你的文章学到很多。我现在作一个BOOST电路 共输入正极不共地，输入－30V ，输出－96V/0.33A，控制芯片用的是UC3843，调试一直没有成功，工作状态不正常，请您帮忙指点一下，非常感谢！期待回复！ |
|
|
|
|
|
|
| | | | | | | | | 那时ASTEC那边做的吧，网络能源好像没有这么小功率的产品。 |
|
|
|
| | | | | 谢谢楼主了。。。。
我现在正在找这些资料哟。。。。。。 |
|
|
|
|
|
| | | | | 好帖
虽然现在还没有学到这里来，先保存着。从你的分析中，可以看出LZ是经过多年实践得出的，一定好好理解这篇文章的！ |
|
|
|
|
|
|
|
|
|
| | | | | 多谢前辈分享，本科毕设时用了英飞凌的ICE2PCS03，开始接触电力电子，其中还有很多东西没有搞透彻，看你的文 |
|
|
|
|
| | | | | 大师呀,顶。我最近在做PFC，买了APH系列的几个磁环回来，自己绕电感，在进行理论分析时，发现供应商提供的Datasheet数据很少，能否传一份有关AMOSENSE的全系列的磁芯手册和一些相关资料给我呢，谢谢。
Email:wh_whu@163.com |
|
|
| | | | | 楼主，你好，看了你的文章受益非浅，
里有有一个公式不知道怎样推导，能不能指点一下，谢谢！
上面 MOSFET的电流瞬时值公式是怎样推导得出的，能不能指点一下，谢谢 |
|
|
|
|
|
| | | | | | | | | Irms1和 Irms2指的是什么的有效值,今天我用楼主给的公式,去验证下,感觉比实际测的偏差太大了,这样去验证感觉没多大的理论指导意义,测得PFC MOS管RMS电流4.45A,实际算得是2.77A.;输入90VAC,输出300W,按97%的效率去算.F=65KHZ,L=600uH. |
|
|
|
| | | | | | | | | 仔细看了下这篇论文，基本都是东拼西凑的数据，还是不要拿来误导大家了。 |
|
|
|
|
|
|
|
| | | | | | | 关于22楼公式的疑惑：
Networkpower大师，关于PFC 电容的计算我有一个疑惑，能否帮忙解答一下？
根据你对Cpfc的计算公式，应该是按C*dV=I*dt的原理，式中：dV=Vpfc*0.06, dt=1/2fp,这我明白，但I=Idiode_RMS*sqrt(2)/2*pi是怎么来的？这个I是diode的平均值Idiode_AVG吗？若是指平均值，则Idiode_AVG应该=Idiode_RMS*sqrt(2)/pi(因为只有半个市电周期）；若不是，那I=Idiode_RMS*sqrt(2)/2*pi又是怎么来的呢？请指教。
谢谢！ |
|
|
| | | | | | | | | 是不是可以这样理解：在半个市电周期中，有一半时间在充电，一半时间在放电呢？如果是这样，那就是要乘以1/2。 |
|
|
| | | | | 首先对大师的分享和奉献表示敬意。
对于这个设计，我一直疑惑一个问题，也就是通篇设计中没有提到“功率因数“这个概念，据本人设计调试经验，这个值随负载不同有很大的差异，必须在设计过程中有相当仔细的考虑，而大师对这一点始终没有提到，空载，半载以及满载？ |
|
|
|
| | | | | | | PF值在设计的时候很难量化，所以此文档并未就PF值展开论述。 |
|
|
| | | | | | | | | 但根据设计条件，我试做线路进行实际调试，结果发现了这个问题：
一，按预算电感值，轻载功率因数差很多，过半载稍见好
二，调整电感值增大2-3倍，轻载变好，重载失真严重
三，根据预设计算，达到2200W，电压开始掉至380以下（没有再加大载，估计可能会掉非常多）
四，环路参数设计，这个是直接影响到我们PFC调制的结果和效果的。
五，我们做PFC调制的目的是在于调制交流输入电流正弦于交流电压，达到最小的功率损耗，最合理话得电网串扰，假如我们设计中对功率因数的设计忽略，可能会失去此设计思想的根本以及目的。
以上第五点，望大师考虑考虑，希望可以和您更多更深交流（QQ:38548216）
再次对您的无私和贡献深表敬意。 |
|
|
|
|
| | | | | | | | | | | PF值跟环路有很大的关系（主要是跟穿越频率的关系），THD也是PFC电路需要重点考虑的指标。
目前来说，我还没有考虑到如何在设计阶段来量化的计算PF和THD，或者说无法归纳出一套合理的计算公式。
电源领域，由于横跨多个学科，很多的知识来源于经验，我也期待能够有人把这些难题解决，给后来者提供很多有益的帮助。
ps：兄弟别把我想的太高深，我也就是一个曾经在电源研发领域摸爬滚打了几年的工程师而已，现在已经不再搞具体的技术开发了，所以对很多东西的理解都还停留在一两年以前的水平，也许等我手头的负责的一些软件项目有阶段性的成果之后，我还会继续从事电源方面的技术管理类工作，到时候可以静下心来把以前没有深入研究过的东西再好好做一下。 |
|
|
|
|
| | | | | | | 楼主乃真神人，讲的这么详细的这是我看到过的第一个。最近要做1000W的PFC，希望看完楼主的文章，能够有所帮助。 |
|
|
| | | | | | | | | 互相交流吧，希望你以后能够把做项目的经验拿出来跟大家共享一下。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 这个帖子太好了，很多东西都讲的很透彻，留个记号，慢慢看。 |
|
|
|
|
| | | | | | | 来晚了。。。来晚了。。。
好东西啊，刚入行，要设计个12KW的三相整流后升压成650V的PFC电路；
恳请各位，前辈提供12KW左右的也可，验证过的PFC设计电路，（参数：元件BOM,PCBLAYOUT,仿真电路图）
在此谢过！ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 大师，关于boost PFC的仿真篇在哪？
烦请给个链接，继续关注您的杰作！ |
|
|
|
|
|
|
| | | | | 想请教下在三相电路中还能不能用CCM模式来实现呢。。。 |
|
|
| | | | | 对比分析的很nice，interleaved BCM BOOST PFC有什么比较好的芯片啊？ |
|
|
|
| | | | | 看了你讲的例子与计算，可我有问题要问， 如果下端的电源电压下潜至90~120伏的情况下（实际上端电压不需要到220伏），能否达到3.3kw的输出或达到70%的输出？ |
|
|
|
| | | | | 很详细的计算过程，工程思想很重要。在这里我问一个问题，如果在PFC的电路上加放电电路或放电电阻，这个应该怎么计算啊，放电的阻值怎么选取 |
|
|
|
|
|
|
| | | | | | | 楼主好人啊。收了，Mathcad的格式很整齐。我就不太会用！希望有空开个这样的帖子或者发个教程!
|
|
|
| | | | | 版主好人啊。有没有相关的Mathcad的教程分享啊。我会用，但是弄得不好看。
|
|
|
|
|
|
| | | | | | | 楼主 我需要工作温度：-40~85℃输入电压：6.0V~18V 输出电压（升压模式）：12V+/-0.5V 纹波 ：< 200mV 升压模式输出电路：17A 旁路模式输出电流：17A 输出功率：200W 效率因子：85%电路参数的设计与计算方法，请问您有吗？
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 大师请教一下：
1、PFC电感为何使用环形的，体积价格的优势吗？使用变压器骨架型的对比有其他优势吗？难道不是骨架型的更好设计或生产？
2、环形电感如何计算或评估其饱和程度，这块一直很模糊；
3、PFC 的环路稳定性有没有什么测试评估的方法，使用分析仪接400V好像会坏设备。。。；
4、并联MOS是否有需特别注意的吗？之前并过一次，MOS比较容易炸，单管没炸过；
以上，还请大师抽空回复，感谢！！
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | 感谢楼主的分享，不过感觉楼主的方法在计算MOSFET、二极管、电解电容损耗时不太妥当，估计与实际相差较大。 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
返回新版
精彩的帖子,精彩的回复,精彩的思想!
佩服！
津公网安备 12010402000296号