【文原创】移相全桥的控制模型的建立和仿真

/*** 支持论坛活动：       如果对LLC的闭环仿真有兴趣的，可以看我的这个帖子：
【文原创】PSPICE环境下的LLC闭环仿真建模 https://bbs.21dianyuan.com/thread-225456-1-1.html   备注：更新了 电流控制模式的LLC 闭环仿真模型 2015/10/18 在26楼

   如果对 临界模式PFC和连续模式PFC的建模和仿真 有兴趣的，可以看我的这个帖子：
  临界模式PFC和连续模式PFC的建模和仿真的闭环仿真  https://bbs.21dianyuan.com/thread-226413-1-1.html  

  如果对传统PWM控制器的的控制和仿真有兴趣，就看这个帖子：https://bbs.21dianyuan.com/thread-233455-1-1.html
   如果对移相全桥控制和仿真感兴趣，就看下文啦。
  **************/  
  备注：感谢 ailuer_shijidianyuan 的指点，现在已修正控制逻辑的问题。2015/10/21
   昨天晚上根据UCC3895的数据手册，搞出了超前桥的对称驱动和可调死区时间后。想接下来的问题，就是怎么实现滞后桥的发波和如何实现闭环控制。但是在开始研究滞后桥发波之前，应该先将超前桥的发波搞清楚。


  1、            频率和时钟设定
      

      （图1 频率和时钟信号的产生）

   由在RT引脚外接的电阻，限制了对CT电容充电的电流。可在CT电容上产生一个固定频率的三角波。然后将这个三角波同两个电压进行比较，由RS触发器产生时钟信号。其中经过反相门的#CLOCK时钟，在后面的电路中作为周期时钟信号。用来限制PWM的宽度，简单的讲就是当#CLOCK由高到低>低到高时。PWM必须关闭，并开始新的周期。因为这个#CLOCK送到DFFRS触发器U6的CLK引脚，这个信号是要上升沿触发。所以可以看到#CLOCK从低到高变化，即上升沿时，DFFRS触发器发出一个新的波，可见下图。

  

   （图2 #CLOCK 是如何作用用滞后桥的）

  2、            滞后桥的开关

            

                 （图3 #CLOCK 决定了周期的长度）

   首先#CLOCK送到DFFSR触发器U6的CLK脚，这个触发器的R为LOW，D接#Q，S在上电时保持为LOW。那么Q和#Q的输出长度就等于#CLOCK的周期长度。Q和#Q 作为互补对称的方波输出到DELAY电路，在IC内部可以通过电阻来调节死区时间的长度，参见图2。如果是仿真可以不必理会这里的电路，我们更关注核心控制部分。这个触发器U6的输出Q对应着滞后桥的驱动A，#Q对应着滞后桥驱动B。

3、            超前桥的开关

   在考虑实现超前桥的驱动时，非常有必要理解(A和D // B和C)的重叠长度和PWM比较器的关系。我在UCC2895的手册里看到了一张逻辑非常清晰的时序图，从这个图可以很简单的理顺超前 // 滞后桥的控制与反馈的关系。
      
              （图4 滞后桥的闭环控制）

   A&B为互补对称的滞后桥，C&D为超前桥。COMP为PWM比较器的同相输入，是误差放大器的输出。其反相输入，可以接CT电容上的斜坡电压做电压模式控制，也可以连接原边电流做峰值电流模式控制。但其目的都是，让COMP电压控制斜坡电压的高度，而决定了两路对角驱动信号重叠时间的长度，也就是决定副边电感上的占空比。下图是PWM比较器E5的输出和副边电感L3上的电压波形，可以明显的了解驱动信号重叠时间和副边电感上的占空比的关系。

         

    （图5 PWM比较器的输出和副边电感的电压波形）

   从图4第三排的PWM信号的宽度，可以看出对滞后桥的影响。从上往下来看，不难发现PWM信号的宽度就是（C对A 或 D对B）的滞后时间，也就是A先开通后，C延迟多久开通（C为高则D为低）。那么就产生了A和D对角驱动的重叠时间长度，这个重叠的时间长度就是加到副边电感上的占空比。

   如果我们让滞后桥A&B发波（A为HI），在设置一个电路让C为LOW（D则为HI，因为是C和D是触发器的两个输出Q和#Q，两者逻辑相反）。只有当PWM比较器发出的高电平PWM_FLAG后（表示对角驱动信号的重叠时间结束），C&D中的C才从LOW转变为HI（而D也就变为LOW，实现了超前桥的关断）。而且C&D必须同时服从一个周期的长度。然后再插入合适的死区时间，这样不就实现了用误差放大器，对C&D与A&B的驱动信号重叠时间长度的控制吗？也就能成功实现闭环。那么，下面我们将看看UCC3895是如何实现这些功能的。

      

                 （图6  滞后长度和闭环控制）

   先从PWM比较器E5开始吧，误差放大器的输出连接（Verr）到PWM比较器E5的同相输入端（+）。RAMP引脚连接到比较器的反相输入端（-）。（这个RAMP引脚上前文已经说过，可以接CT做电压模式，可接CS做峰值电流控制）。不论控制模式如何，PWM比较器的输出是送到一个与非门U11A。这个与非门的输入信号还有：

   1、CS比较器发出的过流信号（OCP），当CS电压高于2V后，发出HI到这个与非门（可以强制关闭当前脉宽）。
   2、PWM比较器E5的输出。做脉宽调制用，非常重要。
   3、#CLOCK，周期时钟信号。保持系统频率一致。

   在此，我们不难想到一个典型的工作状态：在一个新周期的开始（假设是峰值电流模式）：
  1、 Verr电压比CS电压高，PWM比较器输出为HI。
  2、 过流保护比较器，VCS电压也低于2V，其输出也为HI，
  3、而周期时钟信号#CLOCK，此时也为HI。    那么这个与非门U11A的输入是3个HI，输出是LOW。   此时 A为高，B为低。C为低，D为高。全桥的A>D对角驱动信号同时为高，向副边传递电流。

  

              

（图7 控制滞后桥的DFFRS触发器和两个关键的与非门）