|
|
|
|
|
 |  | | | | 这对新入门或入门不久的工程师帮助是非常大的。可能不同的公司做的产品不一样,也有可能申请安规不会申请一个系列。
开帖中提到的小技巧可能对于中小型公司,做120W以下的适配器、充电器电源等比较适用,后面会讲到不同领域的一些工作技巧。
我会把那些难忘的工作记录一点点贴上来,不要小看这些,有些都是花了很多钱买来的教训,甚至为此丢失工作,让人记忆深刻,就像一个警钟无时无刻在耳旁响起。
当然更希望网友也能在此贴里分享那些让你印象深刻的电源设计工作经验。
|
|
|
|
|
|
 |  | | | | 变压器脚位标错,我之前是经常遇到,第三方实验室会提示变压器脚位不对,要我修改原理图,X电容放电电阻我有遇到过,最早使用的是1M 2颗1206 串联,后续改为2M 1206 4颗 两并两串,取交流启动。DC线这个非常实用 ,多少号线多少支 ,这个非常好,只是不知道准不准确。也许每家供应商的线材都不一样,可能会有误差。
总之总结的很好。
|
|
|
|  |  | | | | | 是的,表格供初步参考,不同线材厂家有不同的误差,如果对精度要求比较高的项目,最好的办法就是拿实物量测,或看供应商的规格书来定你的PCB孔径
当然大型企业有着自己一套非常完善的PCB标准设计规范,就不用考虑这么多了。
|
|
|
 |  | | | | 第2条:X电容的泄放电阻需放两组,这个是否只针对某个标准号有这个要求呢?
|
|
|
|  |  | | | | | 嗯,只是针对某一标准,如:UL62368、CCC认证 |
|
|
|
|
| |  |  | | | | | | 目前我公司的所有设计都是按照两组泄放电阻设计的,具体针对那一个认证我还是真不知道。
|
|
|
|
|
|
|
|
|
| |  |  | | | | | | 我前几天去做3C认证,就两个1M的1206电阻串联,怎么认证公司没有说这事????
|
|
|
|  |  | | | | | -由IEC60950和IEC60065合并成的最新IEC62368标准有要求(说是2019年才生效),此标准主要针对音频视频,终端家庭类消费电子的电源。
|
|
|
|
|
|
 |  | | | | ---------------------------------华丽的分割线----------------------------------
6.电路设计,散热片引脚的孔做成长方形椭圆形(经验值:2*1mm),理由:避免组装困难
椭圆形的孔方便散热器有个移动的空间,这对组装和过炉是非常有利的
7.电路调试,异常测试时,输出电压或OVP设计要小于60Vac(Vpk)/42.4Vdc(Vrms),理由:安规要求
这个新手比较容易忽略,所以申请认证的产品一定要做OVP测试,抓输出瞬间波形
8.电路设计,电解电容的防爆孔距离大于2mm,卧式弯脚留1.5mm,理由:品质提升
一般正规公司都有这个要求,防爆孔的问题日本比较重视,特殊情况除外
9.电路调试,输出有LC滤波的电路需要老化确认纹波,如果纹波异常请调整环路,理由:验证产品稳定性
这个很重要,我之前经常碰到这个问题,产线老化后测试纹波会变高,现象是环路震荡
10.电路调试,二极管并联时,应该测试一颗二极管故障开路时, 产生的异常(包括TO-220 里的两颗二极管),理由:品质提升
小公司一般都不会做这个动作的,一款优秀的产品是要经得起任何考验的。
---------------------------------华丽的分割线----------------------------------
|
|
|
|  |  | | | | | 楼主好人。谢谢分享。
对适配器类电源比较有经验了。
第8点以前没怎么注意,这个要求有什么硬性规定吗?
|
|
|
| |  |  | | | | | | 防爆孔间距是可以让电解电容的防爆孔顺利打开弯脚距离是保证引脚与内部引线良好连接状态。
|
|
|
|
|
|
|  |  | | | | | 测试OVP,外面测试机构如何检测这项的。需要我们配合调高输出电压? |
|
|
| |  |  | | | | | | 不需要的,有两个地方可以使输出电压瞬间变高:
1.短路光耦的1、2脚
2.短路431分压电阻的下拉电阻
测试机构一般在这两个地方着手验证你的产品,在某一元件失效情况下,看你的产品是否会产生危险情况。
|
|
|
| | |  |  | | | | | | | 假如没有过压保护,输出电压就会一直过高了?一般先烧毁哪些器件
|
|
|
| | | |  |  | | | | | | | | 主控芯片都有OVP过压保护功能,利用VCC绕组感应次级绕组电压进行保护,如果OVP瞬间过高会损坏主控芯片
|
|
|
| | |  |  | | | | | | | OVP是这样测试吗?
以第二种为例,我认为431对地电阻慢慢变小去测试不是更有意义?
那如果是PSR的呢?
|
|
|
|
| |  |  | | | | | | 大哥,谈谈你的阅后感,有没有学到什么,有没有哪一点比较好的,这些一字一字码出来的,不容易啊
|
|
|
|  |  | | | | | 第七点有点不明白,那如果我的产品是48V输出,短路光耦,输出过压肯定是超过60V了,那样岂不是不能通过了?如果是5V输出就可以通过了?
|
|
|
| |  |  | | | | | | 增加OVP保护电路,如增加一级光耦用来做OVP,如果产品功率小,一般的做法就是在输出增加齐纳管
|
|
|
| | |  |  | | | | | | | 小功率採用齊納管,這樣是否有風險呢?這樣初級側的能量都會讓齊納管消耗掉,可能會先使齊納管燒毀,齊納管損壞了,也就起不到應有的作用了。還是說這個齊納管有什麼選型可以借鑒的呢?比如輸出功率5V/0.2A,要選擇多大的齊納管合適?
|
|
|
|
|
|
|
|  |  | | | | | 第9点我也遇到过,就是更换了电解电容的厂家后,老化后纹波会变大
|
|
|
|
|  |  | | | | | 楼主一下子分享了这么多小技巧,和经验。给你一个大大的赞。
|
|
|
|
|  |  | | | | | 7.电路调试,异常测试时,输出电压或OVP设计要小于60Vac(Vpk)/42.4Vdc(Vrms),理由:安规要求
请问这个条是哪个标准的要求?
8.电路设计,电解电容的防爆孔距离大于2mm,卧式弯脚留1.5mm,理由:品质提升
请问这个条是哪个标准的要求?
9.电路调试,输出有LC滤波的电路需要老化确认纹波,如果纹波异常请调整环路,理由:验证产品稳定性
请问有哪些原因会导致LC滤波电路老化后纹波异常?
|
|
|
|
|  |  | | | | | 感谢楼主总结分享。这些小的细节总是被忽视而造成很大的麻烦。 |
|
|
 |  | | | | ---------------------------------华丽的分割线----------------------------------
11.电路设计,如果PCB空间充裕,请设计成通杀所有安规标准,理由:减少PCB修改次数。
如果你某一产品是符合UL60335标准,哪天客户希望满足UL1310,这时你又得改PCB Layout拿去安规报备了,如果你画的板符合各类标准,后面的工作会轻松很多。
12.电路设计,关于ESD请设计成接触±8KV/空气±15KV标准,理由:减少后续整改次数。
像飞利浦这样的客户都要求ESD非常严的,听说富士康的还需要达到±20KV,哪天有这种客户要求,你又得忙一段时间了。
13.电路设计,设计变压器时,VCC电压在轻载电压要大于IC的欠压关断电压值。
判断空载VCC电压需大于芯片关断电压的5V左右,同时确认满载时不能大于芯片过压保护值
14.电路设计,设计共用变压器需考虑到使用最大输出电压时的VCC电压,低温时VCC有稍微NOSIE会碰触OVP动作。
如果你的产品9V-15V是共用一个变压器,请确认VCC电压,和功率管耐压
15.电路调试,Rcs与Ccs值不能过大,否则会造成VDS超过最大耐压炸机。
LEB前沿消隐时间设短了,比尖峰脉冲的时间还短,那就没有效果了还是会误判;如果设长了,真正的过流来了起不到保护的作用。
Rcs与Ccs的RC值不可超过1NS的Delay,否则输出短路时,Vds会比满载时还高,超过MOSFET最大耐压就可能造成炸机。
经验值1nS的Delay约等于1K对100PF,也等于100R对102PF
---------------------------------华丽的分割线----------------------------------
|
|
|
|
|
|
|
| |  |  | | | | | | 感谢健哥分享实用经验技巧。看到你提到很多安规标准,我对于这一块不是很熟悉,做适配器和LED电源该熟悉哪些标准呢?
|
|
|
| | |  |  | | | | | | | 基本上以下标准都要熟悉:
60335、60601、61558、61347、60950、1310、62368、CCC、CE、BMSI等等
|
|
|
|
| | | | |  |  | | | | | | | | | 安规部分我也是菜鸟啊,我也想这个论坛能开一个讲讲安规的帖子
|
|
|
| | | | | |  |  | | | | | | | | | | 逛论坛这么多年,也没见过系统讲一下安规的帖子。期待啊
|
|
|
| | | | | | |  |  | | | | | | | | | | | 是啊,这是所有人期待,不过安规也没什么难的。多做几个案子认证就知道啦
|
|
|
|
| | | | | | |  |  | | | | | | | | | | | 变压器选取一般先通过外壳和PCB结构来选。定好变压器规格,利用AP法选取相应的磁芯 |
|
|
|
|
| | | | | | | | | |  |  | | | | | | | | | | | | | | 楼上公式解释:Pt是传输功率,Pt=Po/n+Po,其中n是效率
Fs:开关频率
J:电流密度,395A/cm^2
Ku:窗口有效使用系数,一般0.2-0.4
Aw:单位cm^2
Ae:单位cm^2
Bm:单位T
|
|
|
|
|
| | | | | | | | | | |  |  | | | | | | | | | | | | | | | Pt是传输功率,Pt=Po/n+Po,其中n是效率有疑问,为什么还要加Po
|
|
|
| |  |  | | | | | | 再拍几个别的视角的图吧,这样看着还是不清楚怎么组装一起的
|
|
|
| | |  |  | | | | | | | 照片看看后面能不能找机会补上,机子也不知道被我仍到哪个角落去了
|
|
|
|
| | |  |  | | | | | | | 小孔直径是0.8mm,关于引脚直径的问题,考虑PCB制作公差±0.1mm,大板孔走最小公差,小板走最大公差时,需至少预留0.2mm的公差。再考虑到组装预留0.4mm,我的经验值是0.5mm
|
|
|
| | | |  |  | | | | | | | | 如果对小板歪斜角度要求较高的情况,大板的孔做成喇叭孔,小板引脚做成类似轻微斜角形状
|
|
|
| | | | |  |  | | | | | | | | | 感谢楼主的解答,大板的孔做成喇叭孔,小板引脚做成类似轻微斜角形状这样的工艺PCB板能做到?
|
|
|
| | | | |  |  | | | | | | | | | 学习了
能给个图示意下 按上面方法如果大小板错开个0.5mm电气上有些问题
|
|
|
| | |  |  | | | | | | | 这个是不是可以理解为结构经常说的导角,现在把导角给去了?
|
|
|
|
|
|
|
| |  |  | | | | | | 哪家的1n4007 300us trr?一般来说都是2.5us左右的。
|
|
|
|  |  | | | | | 15再解释一下吧,RC作为时间常数,计算得100ns,跟楼主说的1ns,之间还有啥换算关系。
|
|
|
| |  |  | | | | | | RC取值是经验值,100nS的时间常数和1nS的延时具体关系还没仔细研究过,不过对于不同芯片CS脚的内部结构会不一样,有些芯片内部CS是电流镜像,在这方面的取值和电路结构会有所差异。所以具体还是需看芯片资料来确定使用参数。
|
|
|
| | |  |  | nc965- 积分:103298
- |
- 主题:115
- |
- 帖子:29679
积分:103298 版主 | | | | | | 直接用T=RC衡量,100nS控制即可,不是经验值。感觉稍偏大,建议按不大于Vds(Vgs)下降沿控制。
|
|
|
|
|
|  |  | | | | | 楼主,对于高低压过流点差异比较大,除了调整LEB前沿消隐时间的电容外 有没有比较好的办法呢?
|
|
|
|
|
|  |  | | | | | VCC电压在轻载电压要大于IC的欠压关断电压值
请问这个是用万用表量,还是用示波器看它的最小值,还是看有效值
|
|
|
|
|
|  |  | | | | | 11.电路设计,如果PCB空间充裕,请设计成通杀所有安规标准,理由:减少PCB修改次数。
请问安全距离设计为多少mm,可以通杀所有标准? 我觉得这里应该可以整理一份表格
在有条件的情况下取通杀所有标准的距离设计
实在没办法,就放弃最严厉但实际上又没必要满足的标准
12.电路设计,关于ESD请设计成接触±8KV/空气±15KV标准,理由:减少后续整改次数。
如何设计?我实在不知道如何在设计前就评估ESD性能
|
|
|
|
|
|
|
|
| |  |  | | | | | | 都是实实在在的经验,希望楼主到时整理成PDF文档,最后发出来.大家学习起来就更连惯了,更方便了.
|
|
|
|
 |  | | | | --------------------------------------分割线--------------------------------------
19.电路调试,输出滤波电容的耐压致少需符合1.2倍余量,避勉量产有损坏现象。
之前是犯了这个很低级的错误,14.5V输出用16V耐压电容,量产有1%的电容失效不良。
20.电路设计,大电容或其它电容做成卧式时,底部如有跳线需放在负极电位,这样跳线可以不用穿套管。
这个可以节省成本。
21.整流桥堆、二极管或肖特基,晶元大小元件承认书或在BOM表要有描述,如67mil(理由:管控供应商送货一至性,避免供应商偷工减料,影响产品效率)。
另人烦脑的就是供应商做手脚,导致一整批试产的产品过不了六级能效,原因就是肖特基内部晶元用小导致。
22.电路设计,Snubber 电容,因为有异音问题,优先使用Mylar电容 。
处理异音的方法之一。
--------------------------------------分割线--------------------------------------
|
|
|
|
|  |  | | | | | 针对19,是针对铝电解?如果输出用固态电容,是不是效果要好,建议取多少余量?
无极性镍电容,耐压效果更好一些,相比铝电解,就是容量做不大。这个耐压余量可以更小了。
|
|
|
| |  |  | | | | | | 固态虽然耐压方面比电解好,但也建议1.2倍余量为佳,镍电容没有接触过, 还望版主大人能普及一下这方面的知识
|
|
|
| | |  |  | | | | | | | 那个电容也就是10U,22U很小的 经常在一些芯片的供电引脚上用。
|
|
|
|
|  |  | | | | | Snubber 电容,也有很多人用贴片电容了,这时候怎么选?
|
|
|
| |  |  | | | | | | 多数时候,因为PCB空间限制,确实会使用贴片电容,可使用NPO材质的电容处理异音问题
|
|
|
|
| | | |  |  | | | | | | | | X7R材质的电容有压电效应,即加上电压可以发生形变,加上交变电压则产生振动,振动频率在音频范围则发声
|
|
|
| | | | |  |  | | | | | | | | | 通常RCD吸收部分的贴片电容会产生音频噪声,PCB板当共振体,用插件电容却很少产生噪声,对于贴片电容,电容在电路板上的位置会影响噪声的产生,放置PCB板边缘的电容,产生的音频噪声会很小,电路板厚度也有很大影响,通常较薄的噪声更小。
|
|
|
| | | | | |  |  | | | | | | | | | | 用插件的瓷片电容也同样会产生噪音,只用用涤纶电容才不会产生噪音。 |
|
|
| | | | |  |  | | | | | | | | | RCD吸收的电容尽量不要用贴片的,这个电容是音频噪声源之一,所有介质材料在电场应力下发生形变,产生压电效应,陶瓷电容含有丰富的钛酸钡,非线性介质材料,在正常温度下也会产生压电效应
,如果使用贴片电容,由于上述所说材质原因,加上交变电压则产生振动,振动频率在音频范围则发声,所以这个电容优先使用涤纶电容。
|
|
|
| | | | | |  |  | | | | | | | | | | RCD用涤纶电容吸收效果比較好。后來好像因為涤纶电容的溫度特性差,要求改用瓷片電容。現在因為成本問題大多只用貼片電容了。
|
|
|
|
|
|
| |  |  | | | | | | 当初供应商送样承认,我留有初使样品,最开始是电性对比,另一方面开冒看晶元大小
|
|
|
|
| | | |  |  | | | | | | | | 这个需要送到专业机构去,一般是先用一种化学药水把表面的树脂胶体化开,露出芯片并清洗后用高倍数放大镜查看
|
|
|
| | |  |  | | | | | | | 楼主,请教下
二极管这类提及于晶元大小的问题
我感觉好像是大陆小品牌的居多?
像ON,NXP,ST这类,或者台系PANJIT,TSC等,他们会有这样的问题不?
我想我们要求让他们标出晶元大小,他们应当不会理睬吧?
|
|
|
|
|
|  |  | | | | | 19.电路调试,输出滤波电容的耐压致少需符合1.2倍余量,避勉量产有损坏现象。
之前是犯了这个很低级的错误,14.5V输出用16V耐压电容,量产有1%的电容失效不良。
个人的看法:
1.如果是常态使用,使用16V耐压电容有失效的案例,请教下,是设计不良还是原材料不良?
2.另一方面,输出滤波电容的耐压个人认为从OVP考量更为合理些
比如,输出是12V,使用16V电容行不?可如果测试出来的OVP是18V呢?
|
|
|
 |  | | | | --------------------------------------分割线--------------------------------------
23.电路设计,启动电阻如果使用在整流前时,要加串一颗几百K的电阻,理由:电阻短路时,不会造成IC和MOSFET损坏。
电路图稍后放上,请关注回贴
24.电路设计,高压大电容并一颗103P瓷片电容位置,理由:对幅射30-60MHz都有一定的作用。
空间允许的话PCB Layout留一个位置吧,方便EMI整改
25.在进行EMS项目测试时,需测试出产品的最大程序,直到产品损坏为止。
例如ESD 雷击等,一定要打到产品损坏为止,并做好相关记录,看产品余量有多少,做到心中有数
26.电路设计,异常测试时,短路开路某个元件如果还有输出电压则要进行LPS测试,过流点不能超过8A。
超过8A是不能申请LPS的
27.安规开壳样机,所有可选插件元件要装上供拍照用,L、N线和DC线与PCB要点白胶固定。
这个是经常犯的一个毛病,经常一股劲的把样品送到第三方机构,后面来来回回改来改去的
--------------------------------------分割线--------------------------------------
|
|
|
|
| |  |  | | | | | | 一级泄放电阻是经R5为芯片在启动阶段供电?
那只用一级是否可行,去掉后面那2泄放电阻,这样既泄放,又经R5为芯片提供启动能量。
再有的人是母线经电阻直接接到芯片供电引脚上。泄放电阻单独并X上。
|
|
|
| | |  |  | | | | | | | 为了符合CCC标准才加的两组泄放电阻的,R5这条线路有两个功能:一个是给芯片提供初次启动能量,一个是系统关闭时通过R5对X电容放电
|
|
|
|
|
| | | | | |  |  | | | | | | | | | | 第30条的“3500高斯”,对不同材质的磁芯是否可以区分对待?
|
|
|
| | | | | | |  |  | | | | | | | | | | | 材质好的磁芯可以放宽一点,具体还是以实际项目要求为准,是否有更严酷的要求等
|
|
|
|
|
| | | | | | | | | |  |  | nc965- 积分:103298
- |
- 主题:115
- |
- 帖子:29679
积分:103298 版主 | | | | | | | | | | | | | |
|
|
|
| | | | | |  |  | | | | | | | | | | 针对30,那些饱和,有针对性的测试?
假设碰到饱和了,如何改进呢
|
|
|
| | | | | | |  |  | | | | | | | | | | | 有如下四种解救方法:
1.减小变压器感量
2.提升开关频率
3.加大变压器匝比
4.如果只是轻微饱和,使用好一点的磁芯材质,如PC95或以上
|
|
|
| | | | | | | |  |  | | | | | | | | | | | | 你们常规的用PC多少, 很多变压器厂家还是常用PC40吧
|
|
|
|
|
|
|
|
|
|
| |  |  | | | | | | 楼主经验之谈,细节的东西很受用,平时就容易忽略,到后面再改来改去
|
|
|
|
| | | |  |  | | | | | | | | 33.电路设计,COMP/CS/RT等不可靠近高压、不可由高压启动电阻下穿过
之前有款机子生产总是有部分不良,死活找不出原因,后来找到问题是因Trace边缘绿漆造成跳火
|
|
|
| |  |  | | | | | | 勾焊是?
楼上提到的产品是卖给哪些客户?做什么认证?
|
|
|
| | |  |  | | | | | | | 勾焊就是线材穿过AC PIN的圆孔后回形再焊接,类似打勾形状。产品都是销往全球各地,认证当然也是全球相关国家的认证都会做
|
|
|
| |  |  | | | | | | TO-220,看到散热器厚度更厚,散热器长度反而需要的更长了。这是因为?
|
|
|
| | |  |  | | | | | | | 版主真细心,散热片变厚,也是变厚0.5mm,所以螺丝也变长0.5mm,表格只是参考,不是硬性指标 |
|
|
|
| | | | |  |  | | | | | | | | | 尤其增加散热片面积,不如增加散热片厚度效果好,在空间不够的情况下,增加散热片厚度是一个好的选择 |
|
|
|
|
|
|  |  | | | | | 这个图总结的挺好。
见过有在Y电容上套个小磁珠,或者MOS管上套磁珠的
这些主要针对什么起抑制作用?
|
|
|
|
|
|
|
|
|  |  | | | | | 上个传导,刚想到磁珠问你,这个辐射楼层就得到答案了。
套磁珠,主要是抑制辐射
|
|
|
|
|  |  | | | | | DS并小电容,小电容大约多大合适。
并的不合适,可能会炸机
|
|
|
| |  |  | | | | | | 这招是在万不得已情况,什么叫万不得已?就是你整辐射整的快要被抄鱿鱼的时候再用。一般不建议这样用,这是下乘功夫
|
|
|
|
|  |  | | | | | 大师:你好
帮忙分析一下下面的,整改的方向
我先说明下我电路
1:电源 10W PI TOP264方案 变压器 500uH 漏感 10uH
2:没有PE,两线制输入,原理图见下 18V输出的2路没有使用,只有VCC -12V输出使用了
3:CE现在测试过了,但是DP超出很多,尤其在30M附近
我当时在测试机构整改的方案如下,但是一直没变化 (1 /N和地线 和 地线之间增加 2.2nF Y电容 变成3线制 但是没用) (2:初级RCD参数,C变更1nF + 200K 没用,)
现在我的打算整改思路如下 1:在原边大电容出并联 CBB电容680nF 2:在输出共模电感值 增大,试试 3:变压器打算重新绕,我这个变压器没有采用三明治结构,打算增加屏蔽,试试 其他的方案也没想出来 请大师指点方向 谢谢 |
|
|
|
 |  | | | | 36.浸漆的TDK RF电感与未浸漆的鼓状差模电感,浸漆磁芯产生的噪音要小12dB
声音解决方法之二
37.变压器生产时真空浸漆,可以使其工作在较低的磁通密度,使用环氧树脂黑胶填充三个中柱上的缝隙
声音解决方法之三
|
|
|
|  |  | | | | | 自制变压器时,经常会听到响声,这时候没时间浸漆,就先用纸壳啥的垫一下,噪音明显就降低很多了。
浸漆后,噪音更小甚至几乎听不到了。
|
|
|
| |  |  | | | | | | 没含浸变压器的声音是可以听出来的,你这招倒是没有用过,纸壳是怎么垫的,是垫在变压器内部吗,还是垫在电源产品底部
|
|
|
|
|
| | | | |  |  | | | | | | | | | 做样机的时候,自己绕变压器快,也只能那样先处理下了,基本噪音不大
|
|
|
| | | | | |  |  | | | | | | | | | | 自己绕的变压器一般都没时间去含浸的,调机的时候绕完就直接干 上了
|
|
|
|
|  |  | | | | | 这个问题我也遇到过,没找到原因  。不过已经不用99了。
|
|
|
|
| | |  |  | | | | | | | 描述性的,一般都用黄色线,也就是A面时的TOPOVER层的
|
|
|
|
| |  |  | | | | | | 99会产生很多非常怪异的问题,特别是新手在使用的时候,遇到的问题特别多
|
|
|
|
| | | |  |  | | | | | | | | 没有网络的话 ,直接画2D线或用方块填,像织毛衣一样,哪里有空地就填哪 |
|
|
|
|
|
|
 |  | | | | 39.变压器铜箔屏蔽主要针对传导,线屏蔽主要针对辐射,当传导非常好的时候,有可能你的辐射会差,这个时候把变压器的铜箔屏蔽改成线屏蔽,尽量压低30M下降的位置,这样整改辐射会快很多。
EMI整改技巧之一
40.测试辐射的时候,多带点不同品牌的MOS、肖特基。有的时候只差2、3dB的时候换一个不同品牌会有惊喜。
EMI整改技巧之二
41.VCC上的整流二极管,这个对辐射影响也是很大的。
一个惨痛案例,一款过了EMI的产品,余量都有4dB以上,量产很多次了,其中有一次量产抽检EMI发现辐射超1dB左右,不良率有50%,经过层层排查、一个个元件对换。最终发现是VCC上的整流二极管引发的问题,更换之前的管子(留低样品),余量有4dB。对不良管子分析,发现管子内部供应商做了镜像处理。
|
|
|
|
| |  |  | | | | | | 关于EMC,网上的资料已经有很多了,我就不班门弄斧啦,理论我只懂皮毛,这个帖子已经讲了很多实际的,比如94楼和95楼,大多数情况都可以应付了
|
|
|
|
|  |  | | | | | “管子内部供应商做了镜像处理”,這個能 說說,第一次聽說。
|
|
|
| |  |  | | | | | | 这个就在我的知识能力范围之外了,供应商回复镜像,并未做其它解释,关于内部晶元构造,看其它网友能不能帮忙解释一下
|
|
|
|
|
|
|
|
| |  |  | | | | | | 科环的仪器,基本传导测试结果,和第三方检测机构都差不多,
|
|
|
|
|
|
|
|
|
|
|  |  | | | | | 晕呀,前天才打个板子,Y电容刻意绕开旁边的变压器地,舍近求远接了大电容地。与你上面结论相反,悔没有早点看到此贴!
|
|
|
|
|
|
|  |  | | | | | 这个项目后面去第三方机构,直接测试通过了,不用整改
|
|
|
|
 |  | | | | 发现看的人多,回复的人却很少,一个人的精彩吗? 都没激情继续写下去了
|
|
|
|
|  |  | | | | | 楼主继续啊,一些EMC整改前后明显的,都可以拿上来提一下。辐射发射,对一些没有设备的厂家来说,比较麻烦,在测试认证机构那改又来不及了。
这方面也可以拿些例子讲讲。
|
|
|
|
|
 |  | | | | 氮化镓MOS,你们用到了没?
如果用到,可以分享下设计经验。
氮化镓MOS设计驱动电路时,对上管要求,上管到驱动的距离要尽可能短,下管可稍长点。
氮化镓MOS速度很快,达6nS,所以接地线及管子的引线偏长会带来寄生电感的问题,易引起振荡.探头得改下,否则易因振荡而烧掉MOS。
那探头如何改,能更好的测量该MOS的波形?
|
|
|
|  |  | | | | | 因为GaN MOS的开关频率高,Qtotal太小,驱动电路上稍微有点干扰就容易误开通
|
|
|
| |  |  | | | | | | 另外这种MOS价格高,一般产品用不起,目前市场还没完全普及
|
|
|
|
|
|
|
| |  |  | | | | | | 嗯,RC吸收并不是越大越好,也不是越小越好,而是要刚刚好,吸收用大了EMI反而变差,用小了起不了作用
|
|
|
| | |  |  | | | | | | | 这个地方的RC吸收,如果借助示波器如何看,修改的为理想的了
|
|
|
| | | |  |  | | | | | | | | 这方面没有具体用示波器去整改过,一般都是在实验室整改,我看论坛上有帖子有讲过这个RC,用示波器测量观看 可以调整到合适的值。
|
|
|
| | | | |  |  | | | | | | | | | 对了楼主,医疗设备对地漏电流超了0.XXMA,好解决吗
|
|
|
| | | | | |  |  | | | | | | | | | | 有Y电容吗,Y电容减小,或者做成无 Y的,或者减小变压器寄生的分布电容 |
|
|
|
| | | | | | | |  |  | | | | | | | | | | | | 变压器层间加胶带,减小层间分布电容,
你这个漏电流超了,无论改动哪里都是会影响EMI的
|
|
|
| | | | | | | | |  |  | | | | | | | | | | | | | 变压器层间加胶带,你说的在层间用胶带绕一圈吗,这种还真没用过
|
|
|
|
|
 |  | | | | 45.安规距离一览表,篇幅问题只能排这么多标准
以上仅供参考,针对反激无PFC电路适用。
这个表是好几年前做的了,今天翻出来一起和大家学习交流,或有问题的地方还请帮忙斧正
也请帮忙提一下需要优化的建议,谢谢!
|
|
|
|  |  | nc965- 积分:103298
- |
- 主题:115
- |
- 帖子:29679
积分:103298 版主 | | | | |
|
|
|
|  |  | | | | | 我觉得185楼的表格还有优化的地方,现在发上来希望能征集大家的宝贵意见,我到时再统一优化
|
|
|
| |  |  | nc965- 积分:103298
- |
- 主题:115
- |
- 帖子:29679
积分:103298 版主 | | | | | 支持,正好可以坐享其成  |
|
|
|
|
|
|
|
|
|
|
|
|  |  | | | | | 楼主大大,我想问一下,初级到core ,次级到core怎么看啊。。。。我的总共教我,一般把磁芯直接看成初级又是什么原因?
求解答,被初次级到刺心距离困扰很久了。
|
|
|
|
| | |  |  | | | | | | | 这也就是 很多适配器的变压器 次级都是飞线出来的原因是吗?
普通漆包线和三层绝缘线的区别是什么,可以相信解释一下吗?
|
|
|
|
| | | |  |  | | | | | | | | 二次侧飞线如果不飞出来焊接在变压器次极引脚上,那么这个引脚到磁芯的爬电距离不够,所以为满足爬电距离,飞出来是比较简单的方法
普通漆包线属于基本绝缘,三层绝缘线属于加强绝缘,在安规的标准中,基本绝缘和加强绝缘的爬电距离定义不一样
|
|
|
|  |  | | | | | 好贴
赞32个!!
楼主慢慢的经验分享
好好看
可以少走几年冤枉路!!!
|
|
|
|
|
|
| |  |  | | | | | | 空间也类似时间,挤一挤还是有的,当初也是产品定型,后面想办法挤进去的,场面不亚于早晚高峰挤地铁现状
|
|
|
|
| | | |  |  | | | | | | | | 学习没有捷径,脚踏实地。从技术员或维修做起接触电源,然后做测试员,再到助理跟工程师学习,开点案子
|
|
|
|
| | | | | |  |  | nc965- 积分:103298
- |
- 主题:115
- |
- 帖子:29679
积分:103298 版主 | | | | | | | | | |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|  |  | | | | | PADS的导入做PCB外框很实用,记下来了,楼主好人,希望楼主多出一些PADS方面的技巧
|
|
|
|
|
|
|  |  | | | | | 楼主您好,我一直搞不清楚变压器初次级距离的问题。
再向您请教一下,例如下图:
从PCB低下向上看的话,这是变压器初次级和磁芯的距离,请问这时候初次级距离应该算是几个mm?
变压器
|
|
|
| |  |  | | | | | | 请教不敢当,大家互相学习
如果磁芯中立,初次级距离是4mm+4mm
如果磁芯当做初级或次级,初次级距离是4mm
|
|
|
|
|  |  | | | | | 确实很多时候画PCB都没想到变压器脚位的排序,学习了
|
|
|
| |  |  | | | | | | 这帖子从头到尾看了好几遍,认真做了笔记。非常感谢楼主的分享,让我们这些新手会少走不少弯路,希望楼主以后多多分享
|
|
|
|
|
|
|
|
| |  |  | | | | | | 这几天比较忙,手上有几个新案子在弄,延误了更新,后面会补上来,谢谢大家的支持
|
|
|
|
|
| | |  |  | | | | | | | 关于变压器计算,我到时会传一个我用了10多年的反激类的表格上来,感谢关注
|
|
|
|
|
 |  | | | | OCP限流电阻并联,阻值越小承受的功率越大吗?????
|
|
|
|
|
 |  | | | | 看了一上午,做了笔记,但是好像一下吸收不了那么多,看来需要多看几遍 |
|
|
|
|
|
|
|
|  |  | | | | | 50,看到过很多电流采样电阻如初级的电流采样是靠近 MOS 的 S极的,而会放个电容靠近 IC
|
|
|
| |  |  | | | | | | 放两张图可能会更直观:
内置MOS的,Rs电阻要靠近CS脚
外推MOS的,R8需要靠近芯片的2脚(CS脚),并且C4靠近芯片2脚
|
|
|
| | |  |  | | | | | | | 楼主,变压器磁芯,初级的RCD吸收的电阻温度偏高,有哪些优化的方法吗? |
|
|
| | | |  |  | | | | | | | | 这样问太笼统了,我也只能简单给个参考的方向:
1.。磁芯如果比线包高,那B值可以减小一点,或用PC95高级一点的磁芯
2.。RCD吸收的电阻温度高,估计是电阻功率不够
|
|
|
| | | | |  |  | | | | | | | | | 变压器磁芯温度要比线包高个5度,满载 AC100-264. |
|
|
| | | | | |  |  | | | | | | | | | | 重新调整B值,或用好一点的磁芯,实在办法就把热导到其它地方
|
|
|
| | |  |  | | | | | | | 你好,楼主我是新手这个C4 和R8是什么作用啊?指教一下,谢谢。
|
|
|
|
|
|
|
|
|
| | |  |  | | | | | | | 楼主 多更新一点吧。
一直在持续关注,每天上班就来看一眼,有没有更新。
不是不想跟帖,原因是自己会的太少,问题太多,也不懂从何处下手问。
我请教楼主一个问题,反激一般多大的AE值做多大功率?
|
|
|
| | | |  |  | | | | | | | | 这个一般根据AP值来设计的,如277楼的辅助计算表格,里面都有相关的计算公式,如图:
|
|
|
| | | | |  |  | | | | | | | | | AP设计时,怎么确定变压器窗口面积,用啥形状的磁芯等
|
|
|
| | | | | |  |  | | | | | | | | | | 主要还要依据AP法公式,AP一定时,AE值选的越大,窗口面积越小,还有很多那些定制的,很多情况至于用什么形状的,请看292楼有个磁芯形状使用总结
|
|
|
|
| | |  |  | | | | | | | 您好,学习了,我想修改输入AC电压,不需要90V,你的表格锁定了,不能更改
|
|
|
|
|
|
|
|  |  | | | | | 楼主,好贴呀,这贴足足看了两遍,我是电源的菜鸟,变压器设计不是很明确,对于你提供的辅助计算表格能不能增加一些计算公式的提示,目前只输入数字就出结果,如果增加公式的提示那就更好了,明白数据的是怎么得来的 |
|
|
|  |  | | | | | 提醒一下:这个表格做的不是很严谨,适合老司机使用,
新手可以多看看表格里的公式,理解公式后就能完全驾驭了
|
|
|
|  |  | | | | | 推荐用mathcad辅助完成整个设计过程中的数学计算
mathcad专门干这活,比excle方便N倍
|
|
|
|
|
|
|
 |  | | | | 55.变压器磁芯形状选用小结
a..EE,EI,EF,EEL类,常用来制作中小功率的变压器,成本低,工艺简单
b..EFD,EPC类,常用来制作对高度有限制的产品,适合做中小功率类
c..EER,ERL,ETD类,常用来制作大中型功率的变压器,特别适合用来制作多路输出的大功率主变压器,且变压器漏感较小,比较容易符合安规
d..PQ,EQ,LP类,该磁芯的中间柱较一般的磁芯要大,产品漏感较小,适合做小体积大功率的变压器,输出组数不能过多
e..RM,POT类,常用来制作通讯类或中小功率高频变压器,本身的磁屏蔽很好,容易满足EMC特性
f..EDR类,一般常用于LED驱动,产品厚度要求薄,变压器制做工艺复杂
|
|
|
|  |  | | | | | 以前看经常有人问不知道该选哪种形状的磁芯,楼主的总结,可以参考一下
|
|
|
 |  | | | | PCB布板时,有没有布过蚯蚓线?
我看别家主板有的地方,好多弯曲,是为了阻抗匹配?
电源板布线,有见过蚯蚓线的吗
|
|
|
|  |  | | | | | 蚯蚓线长见于MCU主板上面阻抗匹配
电源板布线,也有见过蚯蚓线,蛇形线,主要作用于小功率电源的EMI线路处理,但是效果不明显
|
|
|
|
 |  | | | | 56.某些元器件或导线之间可能有较高电位差,应加大它们之间的距离,以免放电引出意外短路
如反激一次侧的高压MOS的D、S之间距离,依据公式500V对应0.85mm,DS电压在700V以下是0.9mm,考虑到污染和潮湿,一般取1.2mm
57.如果TO220封装的MOS的D脚串了磁珠,需要考虑T脚增加安全距离
之前碰到过炸机现象,增加安全距离后解决了,因为磁珠容易沾上残留物
|
|
|
|
| |  |  | | | | | | 您好楼主,我又来请教您了。
最近在做PSE认证,我们都是填的原来的设备,比如电压计直接填Fluke 15B+,精度只有1级,过不了审厂要求。
审厂时电压计/电流计需要0.5级精度,高压仪需要1.5级精度。
我想问一下是否其他认证审厂时,仪器设备的精度也要求的这么高??
|
|
|
| | |  |  | | | | | | | 抱歉,审厂这一块没有接触过,具体还得问相关认证机构,看其它网友能不能帮忙解答一下,谢谢! |
|
|
|
| | |  |  | | | | | | | 这个只是PSE的要求。你到市面上看看这些精度的仪器,会发现能达到这个精度的基本上都是日产货。(十几年前的老产品都是这个精度)。目前国产的测试仪器精度一般在3-5级.
怪不得PSE要求测试仪器精度会这么高,国产货比人家正正落后了几十年。当然也不排除价格成本的因数。
|
|
|
|
| |  |  | | | | | | 调环路我只有土方法  ,关于那些理论,论坛上有很多前辈开贴有讲
|
|
|
|
|
|  |  | | | | | 楼主说到这,我也想起来一件事。
车间贴的标签,导致打耐压过不去
|
|
|
| |  |  | | | | | | 标签导致耐压问题倒是没遇到过,请问你这个标签是贴在哪个部品上的 |
|
|
|
| |  |  | | | | | | 这个要看实际情况,不一定加了磁珠会变好,有时反而变差
|
|
|
|
 |  | | | | 5.电路调试,OCP限流电阻多个并联的阻值要设计成一样,理由:阻值越大的那颗电阻承受的功率越大
电阻并联,两端电压相等,根据P=U*U/R,是不是该电阻阻值小的承受的功率大?
|
|
|
|  |  | | | | | 楼主,请教一下,相差0.几欧应该问题不大吧?比如2R并个1.8R,或者5个3R并2个2.7R
|
|
|
| |  |  | | | | | | 虽然你这个相差一个等级的阻值不会出什么问题,我是会尽量一样,在时间和成本可控的范围,把产品优化到极制,这是一个很好的习惯
|
|
|
|  |  | | | | | 回复304楼,你可以看成电阻阻值接近于零的时候,损耗也接近零,所以阻值大的那颗承受的功率大
|
|
|
| |  |  | | | | | | 不对,若把1R的电阻与10K的电阻并联后然后接到220V电压上,您说是哪个先坏?
所以在串联电路中哪个电阻大他的承受功率越大,根据i*i*R。
而在并联电路中,你只是考虑电压是一样的,在一点还欠考虑,电阻越小就意味着电流是无穷大的,根据u*u/R。所以并联电路中哪颗电阻大承受功率越小。
|
|
|
|
|
 |  | | | | 楼主,更新吧,其实像我这样的新手,只有学习的份儿,工作经验不多,根本没有什么讨论的能力。不是不想回复。
这个帖子已经是最近非常火的帖子了。 |
|
|
|
 |  | | | | 感谢楼主无私奉献的精神,真的很难得,感觉楼主有丰富研发经验,还乐于分享,万分感谢,谢谢! |
|
|
 |  | | | | 期待楼主再次更新,等您退休后还能来这里看看自己曾经的辉煌  , |
|
|
|
 |  | | | | 58.发一个验证VCC的土方法,把产品放低温环境(冰箱)几分钟,测试VCC波形电压有没有触发到芯片欠压保护点
小公司设备没那么全,有兴趣的可以做个对比,看看VCC差异有多大
关于VCC圈数的设计需要考虑很多因素
|
|
|
|  |  | | | | | 楼主有没有做过高温情况下的验证,比如开关电源工作的环境温度在125度或着150度的情况?
|
|
|
|
|
|  |  | | | | | 好久没来更新了,都说7月8月9月市场是淡季,但研发工作确是旺季,手上项目实在有点多,帖子没时间更新了
目标是100条工作小技巧,大家帮忙支持一下,多回复一些问题,我才有动力继续更新
|
|
|
|
|
 |  | | | | X电容的泄放电阻大小对EMC整改时,一般影响那个频率段 |
|
|
|  |  | | | | | X电容的泄放电阻会影响到传导吗,这个没太关注过这个小细节
|
|
|
 |  | | | | 不积跬步无以至千里,不积小流何以成江海。开关电源日积月累,不断叠加。 |
|
|
|  |  | | | | | 第58条关于验证VCC的方法可以用在那种时好时坏的电源上面,比如空载电压跳,时好时坏,特别难现象复原时,可以用这个方法来测试一下
|
|
|
|
|
 |  | | | | 59.在变压器底部PCB加通风孔,有利于散热,小板也一样,要考虑风路
在安规认证,变压器温度超了2度左右时,可以用这个方法
60.跳线旁边有高压元件时,应要保持安全距离,特别是容易活动或歪斜的元件
保证产品量产时的稳定性
61.输出大电解底部不得已要走跳线时,跳线应是低压或是地线,为防止过波峰焊烫伤电容,一般加套管
设计的时候尽量避免电容底部走跳线,因为增加成本和隐患
|
|
|
 |  | | | | 62.高频开关管平贴PCB时,PCB另一面不要放芯片等敏感器件;
理由:开关管工作时容易干扰到背部的芯片,造成系统不稳定,其它高频器件同理
63.输出的DC线在PCB设计时,要设计成长短一至,焊盘孔间隔要小;
理由:SR的尾部留长是一样长的,当两个焊盘孔间隔太远时,会造成不方便生产焊接
|
|
|
 |  | | | | 64.MOS管、变压器远离AC端,改善EMI传导;理由:高频信号会通过AC端耦合出去,从而噪声源被EMI设备检测到引起EMI问题
65.驱动电阻应靠近MOS管;理由:增加抗干扰能力,提升系统稳定性
|
|
|
|
|
| | |  |  | | | | | | | 不错,借鉴一下.
楼主对应用在打印机上的adapter,EMI有什么建议吗
固定负载时状态很好,配客户端打印机打印时状态很差
|
|
|
| | | |  |  | | | | | | | | 打印机上的adapter,芯片都有倍频的功能,频率升高EMI会变差,所以在稳态的时候余量留多一点
另外需要考虑磁性元件有没有饱和,
然后确认一下打印机接电池供电单独测试有没有问题?
|
|
|
| | | | |  |  | | | | | | | | | 我现在用的IC是没有倍频的,NXP 的1916,LLC方案
磁性器件没有饱和
下次我用电池试一下,感谢提醒!
另外说一下我测试传导时遇到的一个问题,PFC电感绕线方向对传导的低频段影响很大,顺时针绕线和逆时针绕线相差有10db的差别
这个PFC电感最后一圈是半圈,我怀疑是PFC电感对旁边的EMI共模电感影响所致,但是这只是我的猜测
|
|
|
| | | | | |  |  | | | | | | | | | | LLC方案EMI更好过才对的,要确认一下是不是打印机本身的问题?
相差10dB这么大啊?可以想办法与输入端EMI相关器件隔离,比如外围包铜皮接静点,
因为高频器件太靠近输入端的话,容易通过输入端耦合到传导测试设备,造成传导超
|
|
|
 |  | | | | 辛苦楼主了,分享了这么多实用的经验,对初学者真的非常有帮助。
|
|
|
|
 |  | | | | 66.分享一个恒压恒流带转灯的PCB设计走线方法和一个失败案例
PCB设计走线方法请看图:
(a) 地线的Layout原则 如(1)(2)(3)绿线所示,R11的地和R14的地连接到芯片的地,再连接到EC4电解电容的地。注意不可连到变压器的地,因为变压器次级A->D3->EC4->次级B形成功率环,如果ME4312芯片的地接到次级B线到EC4电容之间,受到较强的di/dt干扰会导致系统的不稳定等因素。
失败案例:
造成的问题:转灯时红灯绿灯一起亮,并且红灯绿交替闪烁。
整改措施: 通过断开PCB铜箔使用一根导线连到输出电容地,隔开ME4312B芯片地,如下图:
通过以上处理,灯闪问题已经解决,测试结果如下: CV15V 1.043A CV14V 1.043A CV13V 1.043A CV12V 1.043A CV11V 1.043A CV10V 1.043A CV9V 1.043A CV8.5V 1.043A CV8V VCC欠压保护 0-94mA转绿灯 96mA以上转红灯 转灯比例 94/1043=9%,转灯比例可以控制在3-12%
|
|
|
|
|
|
|
 |  | | | | 67.分享一个最近贴片电容涨价的应对小技巧,贴片电容都预留一个插件位置,或104都改为224P,这样相对便宜很多。
|
|
|
|
|
|
|  |  | | | | | 感谢大佬分享,学习了很多,特别是emc这块,最近在整电源的emc,确实有很多可以借鉴参考整改的方案,辐射的频段在30-50MHz,100-200MHz这两个需要整改。
|
|
|
 |  | | | | 感谢楼主分享,学习了不少东西,很多问题之前都没有注意过,期待楼主的100条经验  |
|
|
|  |  | | | | | 看的人多,回复交流经验的人少,没动力更新到100条啦
|
|
|
| |  |  | | | | | | 楼主经验丰富,学习;300k开关电源中输出电容容量将影响输出肖特基二极管的温升;
|
|
|
|
|
 |  | | | | 请教一下大师,设计5w的反激电源 变压器匝比用小了会怎样? |
|
|
|  |  | | | | | 具体看实际应用,一般正常情况下,匝比变小时,反射电压低、占空比低,次级整流管电压应力高
|
|
|
 |  | | | | 楼主辛苦,有个问题请教:关于开关电源初、次级之间的Y电容,有的用一个Y1电容,有的用两个Y2电容串联,有的甚至用两个Y1电容串联,这在安规上面有具体说法和要求吗?
|
|
|
|  |  | | | | | 这个是安规上面的要求:小家电60335、UL1310、医疗60601标准,都需要两个Y电容串联或无Y设计
|
|
|
|
 |  | | | | 2.X电容的泄放电阻需放两组,理由:UL62368、CCC认证要求断开一组电阻再测试X电容的残留电压。
很多新手会犯的一个错误,修正的办法只能重新改PCB Layout,浪费自己和采购打样的时间
那认证要求,断开一路X电容的残压也是要符合时间?
这样的话,设计时两路的总电阻是和一路一样还是?
|
|
|
 |  | | | | 5.电路调试,OCP限流电阻多个并联的阻值要设计成一样,理由:阻值越大的那颗电阻承受的功率越大
阻值越大承受功率不是越小吗?
|
|
|
|
|
|
 |  | | | | 大神,我可以更正一点吗?
对于X Cap的泄放,只要所用泄放电阻是通过了62368认证的,可以只放一串。
大于100K的高压1206电阻基本都是有62368认证的,望采纳
|
|
|
|
| |  |  | | | | | | 公司内部网络,我不能上传文档。
你可以查一下TA-I的RH12FTNxxxx系列,或者Kamaya的RVC32KxxxxFTP系列,100Kohm以上都是有62368认证的
|
|
|
|  |  | | | | | 如果没有泄放电阻,是通过IC上的PIN来泄放,是不是IC要通过62368认证?
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
 |  | | | | 请问楼主 开关电源设计变压器时 有什么方法可以较快找到变压器最佳感量和初级圈数 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
 |  | | | |
我也从事了检测认证行业4年了,不过说实话其实做电源产品的在电子行业中还是考虑得多一些的,不过也只有注重品质的公司才能像这样做到极致,在这个行业做假认证的公司和客户还是挺多的,虽然国内已经成为电源出口最多的,但是高端高品的电源依然有太大的差距。
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|  |  | | | | | 感谢楼主无私分享,让我这样的电源小白受益匪浅,可以少走很多弯路,  |
|
|
|
|
|
|
|
|
|
|
 |  | | | | 第五条你再确认下,限流电阻多个并联,电阻两端电压一样,P=U^2/R,电阻越小承受的功率才越大
|
|
|
 |  | | | | 请问我做的是工业上的辅助电源,X电容的位置可以不放安规电容,用耐压3KV的CT81的高压瓷介电容或者1600V的CBB替代吗?我们产品作为整机要过3C,以前辅助电源是工频变压器,前面的滤波用的是CT81的高压瓷介电容,因为滤波板是单独的一块,生产那边为了减少库存,让我们尽量用同样的,所以想问下,有没有硬性规定X电容要用安规电容? |
|
|
|
|
|
 |  | | | | 老师受教了,回去好好学习!
------来自铂科卑微的工程师助理 |
|
|
|
 |  | | | | 感谢大师的分享,我收藏了,慢慢细品大师的每一句话! |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
 |  | | | | 楼主写的太详细了,全是经验之谈,拜读以后收益匪浅,非常感谢!
|
|
|