|
|
|
| | |  |  | | | | | | | 主板PCB Layout图，共有六张，大家不要眨眼
顶层走线
底层走线
顶层丝印
底层丝印
顶层走线+丝印
底层走线+丝印
|
|
|
|
|
|
| | | | |  | | | | | | | | 两层Pcb板图，看着设计挺不错的。楼主可以设计一个自己用，用的好了申请专利。
|
|
|
|
|
|
|
| | | | | | | 每个USB端口都有设计限流芯片，每个USB端口都有2.4A的额定电流，外加识别芯片，会自动识别不同终端设备，这部分功能体现在第二张原理图里面
|
|
|
|
|
|
|
| | | | | | | | | 难度不是一般的大，主要还是在变压器上面下手，变压器次级打算先使用多股利兹线，初级采用三层绝缘线
|
|
|
|
|
|
|
| | | | | | | | | | | 嗯，先用普通MOS干上先，因为COOLMOS辐射方面不好整
|
|
|
 | | | | | 由于变压器分布电容问题，考虑到传导，输入端使用这种扁平共模电感，因为差模分量比较大，有利于衰减差模干拢。
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | 是啊，做技术也很累，做一个项目客户改了又改这种事情经常发生
|
|
|
|
|
|
|
| | | | | | | 楼上采用的这种电感，电感量大约多大？在抑制传导发射上，有没有做过对比？和同样电感量的非扁平共模电感，抑制效果如何
|
|
|
| | | | | | | | | 跟UU10.5的电感对比，扁平的要低5-10个dB，在0.15-0.5M的范围，图就没有保存了，因为这个项目做了将近1年多，这中间整改了很久
|
|
|
| | | | | | | | | | | 这种电感用不用在其中的一个绕组上并个泄放器件，比如压敏，放电管，PCB尖峰放电。
打浪涌冲击时，可能会出现绕组间放电现象，你们加了吗？
不知道会不会出现放电。
|
|
|
| | | | | | | | | | | | | 会啊，等到晚上的时候，打ESD的时把灯关了，可以明显的看到电弧。
加这个放电针是很有作用的，是雷击和静电的泄放回路
|
|
|
|
| | | | | 熬了两个晚上，板子画的差不多了，这两天再优化一下细节，先发上来讨论一下
|
|
|
|
| | | | | | | | |
PCB布板要领一：
电流突变环路越小越好，电压突变面积越小越好。
|
|
|
| | | | | | | | | | | PCB布板要领二：
雷击回路越短越好，雷击线路必需避开敏感线路。
|
|
|
|
|
| | | | | | | | | | | | | | | | | 单个口限流的型号，谢谢。是否有能限流和识别集成在一起的？ |
|
|
| | | | | | | | | | | | | | | | | | | 限流和识别有集成在一起的，这个项目是分开来的，因为为了好走线，限流芯片型号开题有写
|
|
|
|
| | | | | | | | | | | | | PCB布板要领三：RCD吸收的电容尽量不要用贴片的，这个电容是音频噪声源之一，所有介质材料在电场应力下发生形变，产生压电效应，陶瓷电容含有丰富的钛酸钡，非线性介质材料，在正常温度下也会产生压电效应
，图中这个C10电容位置，如果使用贴片电容，由于上述所说材质原因，加上交变电压则产生振动，振动频率在音频范围则发声，所以这个电容优先使用涤纶电容。
|
|
|
| | | | | | | | | | | | | | | 通常RCD吸收部分的贴片电容会产生音频噪声，PCB板当共振体，用插件电容却很少产生噪声，对于贴片电容，电容在电路板上的位置会影响噪声的产生，放置PCB板边缘的电容，产生的音频噪声会很小，电路板厚度也有很大影响，通常较薄的噪声更小。
|
|
|
|
|
| | | | | | | | | | | | | | | 见过有用贴片的，当时第一次看见，还觉得这么省空间，只要RCD这块发热不厉害。
|
|
|
| | | | | | | | | 大共模一般要放在X电容后面哦，放在前面很多时候没有效果。
|
|
|
|
|
|
| | | | | 要做低待机功耗，必需研究一下电路上的所有元件,
输入部分的待机损耗，
THR1热敏电阻，无功电流造成的损耗。
LF1、LF2共模电感，脉冲电流造成的共模电感损耗
|
|
|
| | | | | | | 空载时需要传递的功率表达式：P空载=P损耗/η=0.5*Li^2f
P损耗（尽量降低空载状态下电路的消耗是问题的本质）
η（这时的效率是非常低的）
f（电源芯片要有降频功能，才能降低待机功耗）
|
|
|
| | | | | | | | | RCD吸收电路，由于开关的存在，每一次的开关都会产生相应的损耗
|
|
|
| | | | | | | | | | | 利用AC端能量给芯片提供初始启动电流，芯片启动后自行关闭
|
|
|
| | | | | | | | | | | | |
IC本身消耗的电流是固定值，我们要在芯片不被触发欠压保护的情况下，降低VCC设计的工作供电电压
|
|
|
| | | | | | | | | | | | | | | MOSFET存在驱动损耗、开通损耗、开关损耗，占主要的是驱动损耗，所以选择低栅荷的MOS
|
|
|
| | | | | | | | | | | | | | | | | 看来待机功耗的研究，大家都不感兴趣，我也就暂时不多说了，今天下午把线路优化发上来
|
|
|
|
| | | | | | | | | | | | | | | | | 可能是主要是功率段的问题，我主要做较大功率的DCDC（1KW以上），主要损耗可能就不是驱动损耗了。主要考虑COOLMOS
|
|
|
|
| | | | | | | | | | | | | | | | | 行家一看就看出来了  ，实不相瞒，之前做了好几个PCB版本，不然不会进展这么顺利
|
|
|
| | | | | | | | | | | | | 启动电源为什么不从桥后取电压，而要从L,N线单独加二极管来整流呢？
|
|
|
| | | | | | | | | | | | | | | 桥后取电压，大电容有个充电时间，会影响开机速度另外桥后电压为230V*sqrt(2)，要比桥前电压高，影响待机功耗
|
|
|
|
|
|
| | | | | | | | | | | PCB打板时间很漫长，现在可以设计变压器了，下面开始计算
|
|
|
| | | | | | | | | | | | | 一、已知参数： 1.输入：90-265Vac 47-63Hz 2.输出：5V/12A 3.开关频率Fs：65KHz 4.最大占空比Dmax：0.48 5.POT3016变压器，AE值：138
二、变压器计算： 1.计算输入功率Pin： Pin=Po/η=60/0.91=65.93W 2.计算最小直流输入电压Vindc_min： Vindc_min=sqrt[(sqrt(2)*Vinac_min)^2-Pin*(1-Dch)/(Cbulk*Fline)]=96V 其中： Dch：输入大电解电容的充电占空比，一般为0.2 Cbulk：输入大电解电容的容量（宽电压2uF/W，该项目选120uF） Fline：输入交流频率，90Vac时为63Hz 3.计算反射电压Vor: Vor=Dmax/(1-Dmax)*Vindc_min=88.6V 4.计算初级电感量Lp: Lp=(Vindc_min*Dmax)^2/(2*Pin*Fs*Krf)=0.495mH（考虑感量误差，选0.45mH） 其中： Krf：电流纹波系数，该项目选择为0.5 5.计算纹波电流△I： △I=Vindc_min*Dmax/(Lp*Fs)=1.575A 6.计算斜边中点值Iedc： Iedc=Pin/(Vindc_min*Dmax)=1.518A 7.计算初级峰值电流Ipk_pk： Ipk_pk=Iedc+△I/2=2.3A
先写到这里，要去买菜做午饭了
|
|
|
| | | | | | | | | | | | | | | 酒足饭饱，接着来：
8.计算初级有效值电流Iprms: Iprms=sqrt[(Ip1^2+Ipk_pk^2+Ip1*Ipk_pk)*D/3] =sqrt[(0.725^2+2.3^2+0.725*2.3)*0.48/3] =1.09A 9.计算初级匝数Np: Np=Lp*Ipk_pk/(△B*Ae) =450uH*2.3/(0.25*138) =30Ts 其中： △B：磁饱和密度 10.计算次级匝数Ns: Ns=(Vo+Vf)*Np/Vor =(5+0.4)*30/88.6 =1.83(取整2Ts) 其中： Vf：同步MOS关断后死区时间体内二极管和肖特基的导通压降 11.计算辅助绕组匝数Nvcc: Nvcc=Vcc/(Vo+Vf)*Ns=5.18(取整5Ts) 其中： Vcc:芯片工作电压，该项目取14V
|
|
|
| | | | | | | | | | | | | | | | |
12.计算变压器初级线径Dp: Dp=1.13*sqrt(Ip_rms/J)=0.48mm 其中： J：电流密度，该项目取6A/mm^2 13.计算次级有效值电流Is_rms: Is_rms=Ip_rms*sqrt[(1-Dmax/Dmax)]*Vor/(Vo+Vf)=18.6A 14.计算变压器次级线径Ds: Ds=1.13*sqrt(Is_rms/J)=2.81mm 其中： J：电流密度，改项目取3A/mm^2 由于2.81的线太粗不方便变压器加工生产，选用多股利兹线，这里使用0.15mm线径，180股。 Dss=(0.15/2)^2*π*180=3.18mm>Ds 最终参数： Np:0.48mm*1P*30Ts Ns:0.15mm*180P*2Ts Nvcc:0.2*2*5Ts Lp:0.45mH
|
|
|
| | | | | | | | | | | | | | | | | | | 三、反向验证变压器参数： 1.反射电压Vor=Np/Ns*(Vo+Vf)=81V 2.验证占空比Dmax： Dmax=Vor/(Vindc_min+Vor)=0.457 3.验证MOS峰值Vmos: Vmos=Vinac_max*sqrt(2)+Np/Ns*(Vo+Vf)+Vp=576V 其中： Vp：为预估变压器漏感电压，这里取120V 4.验证肖特基电压Vx: Vx:=Ns/Np*Vacmax*sqrt(2)+Vo=30V 5.验证变压器磁饱和密度Bw: Bw=Lp*Ipk_pk/(Np*Ae)=0.275T 6.验证变压器辅助绕组电压Vcc: Vcc=Nvcc/Ns*(Vo+Vf)=13.5V
初级MOS选用MEM12N65 12A/650V Rds_on=0.64R(Vgs:10V) 次级同步MOS选用AOT2142 40V/120A Rds_on=1.9mR(Vgs:10V)
|
|
|
| | | | | | | | | | | | | | | | | | | | | 一口气写完。不知道有没有错漏的地方，还望大家指正，下面把变压器资料做一做，发出去打变压器先。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 刚才通过槽宽设计，线径有点改动：初级线径改为0.5mm，另外初级和VCC绕组均使用三层绝缘线，次级反折胶带处理，以满足安规爬电距离要求。
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 楼主:设计参数这里能不能补充更详细的计算步骤,因为好多是直接等的结果.
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 参考上下文，目的是让大家寻找答案，提升对计算参数的印象，有问题的可以大家讨论一下
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 這此公式正常形式寫法有？最小輸入直流電壓的公式不明解。
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 抱歉，原本担心的事还是发生了，因为帖子里不方便编辑公式，所以看起来很费劲，你说的最小输入直流电压的公式，我在word里编辑了一下，如下图：
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | | | | | 需要注意电容的单位要换算成国际单位，式中的120要乘以10的负6次方
如下图，计算
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 楼主，看你的变压器次级不是三层绝缘线，也没有挡墙，这样可以打3KV耐压吗？
|
|
|
| | | | | | | | | | | | | | | | | | | | | 这里面计算数据还有很多没有计算出来。
比如变压器磁芯大小，怎么匹配磁芯尺寸，等等。
这方面的也应该写写，是怎么计算出来的。
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | 楼主方便提供一下这些公式的推导过程吗？或者说参考的哪本书？
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | 这些公式都是比较基础的，推导过程在论坛上有很多前辈有讲，你可以找找看
|
|
|
| | | | | | | | | | | | | | | | | | | | | | | | | 楼主 你好，我按照你的这个变压器计算方法 也算了一下，我输入就是一个固定的220V AC 然后输出是 12V 5A的开关电源 效率91%，变压器也是用的你的这个变压器型号 然后你能帮我大致看一下 有哪些点 是明显的计算错误吗。
Pin = 60 /0.91 =65.93W
Vindc=296V
Vor = 273V
Lp = 4700uH
纹波电流 0.465A
峰值电流 0.696A
Iprms = 0.4825A
Np =34.5 取 35Ts
Ns = 1.58 取 2Ts
Nvcc = 10 / 12.4 *2 =1.6 取 2TS
初级线径Dp = 0.32mm
次级线径Ds = 2.16mm
然后我看你 次级线径太粗不好 绕，这个是怎么换算的呢 或者怎么计算的呢
|
|
|
| | | | | | | | | | | | | | | | | | | Dp=1.13*sqrt(Ip_rms/J)=0.48mm，这里的sqrt是什么意思啊？
|
|
|
|
| | | | | | | | | | | | | | | | | | | Dss=(0.15/2)^2*π*180=3.18mm>Ds 这里面积差了快1倍。
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 是58楼的第8步吧，Ip1=Ipk_pk-△I=2.3A-1.575=0.725A，楼上忘记写了，大意了，感谢你的提示
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 小板模块是用4个MOS升降压的，跟初级主控VCC没关系
|
|
|
| | | | | | | | | | | | | | | | | 这个项目的快充QC3.0是使用升降压的模块，对前面的主控没有影响
如果是单口QC3.0快充的话，VCC电压是要很宽才行
所以，不同的架构有不同的情况
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 你的是事先定义吧，计算公式Dmax=Vor/(Vindc_min+Vor)=0.457但这个Ｖor要公式是Vor=Dmax/(1-Dmax)*Vindc_min=88.6V 这样一来Ｄmax我还是不知道怎么来的
|
|
|
|
| | | | | | | | | | | | | | | Vindc_min=sqrt[(sqrt(2)*Vinac_min)^2-Pin*(1-Dch)/(Cbulk*Fline)]=96V这个公式可以讲解一下吗？
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 都不见大家讨论技术问题，看的人多，问的人少，好无生趣
|
|
|
|
|
| | | | | | | | | 6口同时带满载？还有QC3.0！
楼主你这每个口的电流带多大呀？这是60W？
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | 不像是贴的,手工焊的吧!如果手工贴,先点锡膏,再放元件,热风焊接. 点锡膏可以用一个小胶袋装一点锡膏在胶袋角上,再将胶袋的角剪一小孔.这样点锡膏好操作和控制.
|
|
|
|
|
|
|
| | | | | 板子做好了，下午开机测试了一下，并记录一下调试过程：
问题1，同步整流没工作。
黄色线为同步整流VGS，绿色为同步整流VDS，左图为空载状态，右图为半载状态
|
|
|
|
|
|
| | | | | | | | | | | 回复楼主三位，这两天在做另一个案子，所以没时间更新。现在已经忙完了，接着弄昨天的碰到的问题，debug中。。
|
|
|
|
| | | | | | | | | 那个是MOS体内二级管导通的波形，没有驱动波形出来
|
|
|
|
| | | | | | | 输入小共模，一般都是三层绝缘线加漆包线，2根漆包线，认证能过吗。
|
|
|
| | | | | | | | | 这个是随手找的一个电感，感量刚好合适，认证肯定是要求三层绝缘线加漆包线
|
|
|
| | | | | 目前已经找到debug，分析过程如下：
先展示一下作案现场：
同步整流芯片外围电路
可以看到外围只有一个电阻可调，现在测量一下这个电阻引脚上的波形，VCC波形和驱动波形的工作时序。
下图左图是Vin:100Vac，右图是Vin:200Vac
通道分别为：
C1(黄)：同步芯片Vdd脚
C2(红)：同步芯片Vdet脚
C4(绿)：同步MOS驱动
波形分析：
从波形可以看到，Vin:100Vac的时候没有驱动打开，Vin:200Vac时驱动有输出。
查询芯片datasheet中发现，其中ME8415的开启条件之一为： Vdet脚电压需大于Vdd 5V左右（余量）
在Vin:100Vac时：
Vdd为13.5V，Vdet为14.9V，芯片开启要求未达到，被禁止输出驱动脉冲。
在Vin:200Vac时：
Vdd为13.2V，Vdet为24.6V，满足芯片开启要求，输出驱动脉冲开启。
所以解决方法：
现在VCC空载电压为9V，轻载状态下13.5V，需把Vcc降到7.5V
1.。Vdd供电匝数减少，降低Vcc电压
这样一来，待机状态的功耗又能降低一点
变压器因为含浸了，所以要花点时间拆开来，再改变压器。
|
|
|
| | | | | | | 第100楼的波形为1A负载状态下测的，没有带满载，是因为debug没有解除
|
|
|
| | | | | | | | | 看ME8206是一个准谐振的芯片，设计的步骤看你是按CMM模式设计的变压器。
后面还有同步整流，这样可以吗？
|
|
|
| | | | | | | | | | | 变压器计算方法确实是CCM模式设计的，需要验证环路问题
要全电压都进入纯QR模式，只需感量减小到300uH即可，但是这样做的缺点又来了，因为变压器磁通密度使用率不高，会导致效率变差，这也是综合考虑，折中的选择。
我看同步整流芯片的datasheet资料上写的是支持CCM、DCM、QR模式，理论上是没问题的。
|
|
|
| | | | | | | | | | | | | 开发了一款和你这个类似的，留个联系方式一起交流
-
5V/7.2A+QC3.0
|
|
|
| | | | | | | | | | | | | | | 你这款额定输出电流是多少？7.2A+3A=10.2A？
|
|
|
| | | | | | | | | | | | | | | 我觉得L1和L2对换位置，对EMI会好一点，前面小，后面大，小的抑制辐射30-50M，大的抑制传导150K-3M
|
|
|
|
| | | | | | | | | | | | | 用连续模式来设计电感，QR模式怎么来确定最低、最高工作频率的呢？
也就是这个300uH是怎么来的呢？
|
|
|
| | | | | | | | | | | | | | | QR模式，开关频率随输入电压和输出功率变化而变化，于是有：
Fs_max：110K
Fs_min：Fs_max/((1+Vor/Vindc_min)^2/(1+Vor/Vindc_max)^2)=45K
300uH，把Kr纹波系数改为1，计算方法类似于DCM模式
|
|
|
| | | | | | | 这种低压大电流的，主要难点还是在温度上，我有一个5V10A，变压器温度110，大电解105.坐等楼主温度测试结果。
|
|
|
| | | | | 变压器不好拆，先不改同步的供电绕组，今天更新一下。
230Vac效率初步测试情况：
12A 100%：90.53%
9A 75%：90.97%
6A 50%：90.45%
3A 25%：88.73%
平均效率：90.17%
以上为冷机测试。
待机：0.0471W
左图半载，右图满载，通道分别为：
C1(黄)：同步芯片Vdd脚
C2(红)：同步芯片Vdet脚
C4(绿)：同步MOS驱动
|
|
|
| | | | | | | 需要注意全电压，全负载端，同步整流工作情况。我的板子调试出现过AC220V，输出1.7A-2.2A的时候，同步整流工作不正常，效率82%。
|
|
|
|
|
|
|
|
| | | | | | | 要看25%-50%-75%-100%负载的平均效率，才能反映出电源的整体高效。
|
|
|
|
|
|
| | | | | | | 如果加上QC3.0模块，和输出的识别芯片、限流芯片，待机会高一点
|
|
|
|
|
|
| | | | | | | | | | | 低压已经改变压器同步的辅助绕组改好了，拆个变压器折腾了一上午，
这是115Vac输入，满载的波形，可以看到VCC在满载的时候只有8.3V，还没达到MOS的最佳驱动状态，并且满载效率只有88.34%，得再想想办法把VCC抬高到10的样子。
|
|
|
| | | | | | | | | | | | | 同步整流的VCC二极管由A7改成F7，并短路同步VCC的限流电阻，VCC电压上升到了9.3V，效率也高了一点点，88.7%
同步的VCC空载是5.8V，这里巧妙的利用了变压器漏感电压，和同步VCC二极管的超快反向恢复时间，为同步芯片提供能量
看来还差0.7V，不过这点影响应该不是很大了，这个效率是夹着示波器探棒测的，会有一点点损耗
根据MOSFET特性，Vgs在10V的时候Rds_on是最小的。
|
|
|
| | | | | 以下是115Vac输入的测试数据，冷机测试
100% 5.207*12A/70.42=88.73%
75% 5.212*9A/52.392=89.53%
50% 5.215*6A/34.626=90.36%
25% 5.217*3A/17.384=90.03%
平均效率：89.66%
待机功率：0.0445W
低压的效率偏低了，是因为在拆变压器改变压器时，第一次磨的磁芯快磨好的时候，不小心掉地上碎了，又得重新磨，因为磨的太入神，把感量磨过头了，本来设计电感量450uH，磨成了377uH，手上也没有砂纸，只好先将就一下，下面测试EMI看看情况。
|
|
|
| | | | | 准备电阻，测试传导，
用了两个1R+一个3R的并联，，实际用LCR仪器测试出来是0.429R，（R=5V/12A=0.42）。
|
|
|
|
|
| | | | | 汇报一下项目进度：
计划今天下午测试传导，手上有点事要先忙完
|
|
|
|
| | | | | 传导测试结果如下，还没有整改：
下面是模拟辐射：
辐射还行，传导差了一点，传导的差模干扰分量占的比较重
|
|
|
|
|
|
| | | | | | | | |
这个地方你可以试下，把线割了.LN接在X电容2个脚上应该就好了。
|
|
|
|
|
| | | | | | | | | 就是小共模不装让LN和X电容断开，直接在X电容上电。
|
|
|
| | | | | | | | | | | 你分析的也有道理，可是MOS的动点我已经用一根地线隔离了，应该不会出现MOS的干扰会串到输入的L、N
我明天试试把其中一根靠近MOS的输入线割断，L、N距离调整一下，再测试看看效果
|
|
|
|
|
| | | | | | | | | | | | | 这个位置加大输入的X电容没有一点效果，不知道是哪里串出来的干扰，大家帮忙分析一下。
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | | | L、N输入端远离MOS，没有一点效果，从理论上说，已经用地线把MOS的动点隔离了，干扰串不到输入线
|
|
|
|
| | | | | PCB布板要领一：
电流突变环路越小越好，电压突变面积越小越好。 能具体说下是指哪些回路吗？ |
|
|
|
| | | | | | | | | 你这款打算装散热器不?不装散热器和装散热器是否会有区别呢?
|
|
|
| | | | | | | | | | | 要装散热片的，不装的话同步MOS和高压MOS温度很高的
|
|
|
|
| | | | | | | | | | | | | 不装散热器和装散热器是否会有区别?图片是没有装散热器.装散热器会对传导和安规有影响吧!
|
|
|
|
| | | | | | | | | | | | | 哈哈，应该是北极，据我所知南极是热带地区吧
散热器都 有装，我到时传上来。
|
|
|
|
| | | | | | | | | | | 传导一般就是前面部分的原因，改X电容没用再改改其他地方，你把MOS放个磁环看一下，变压器暂时别改，太麻烦了！楼主加油！
楼主你可以加我QQ1056485870，我司正好代理微盟这个品牌，可以聊聊
|
|
|
| | | | | 看你有几种都用微盟的，这家芯片市场上用的多？有啥优势
|
|
|
| | | | | | | 产品性能、一致性都比较稳定，国内知名企业都有用到微盟的芯片，我觉得服务还是可以的
|
|
|
|
| | | | | | | | | | | 网上查了一下，是国内的品牌，好像是国有企业，中国电子旗下的子公司
|
|
|
| | | | | | | | | | | 这IC方案目前就是微盟很火的一款，恰好有缘，我司就是微盟授权代理商，有兴趣的可以加我QQ详聊1056485870
|
|
|
|
|
|
|
| | | | | | | | | | | | | 楼主怎么不再回复了，小白 还想询问一下 变压器怎么设计的呢，变压器的那些参数你是怎么设定的
|
|
|
| | | | | | | | | | | | | | | 仔细看 57楼、58楼、59楼、60楼有讲变压器设计。
|
|
|
|
| | | | | | | 又没有可能是变压器初级到次级的分布电容到了，导致共模噪声增大了？
|
|
|
| | | | | | | | | 是有个Y电容没有接线，因为这个Y电容是接到输出共模后面的，输出没有加共模，所以造成Y电容悬空了
|
|
|
|
|
|
|
|
|
|
|
|
|
| | | | | | | 接下来就是温度测试了，手上没有温度仪，等买回来再测
|
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | 变压器打样只要是变压器厂家都可以打，这个骨架是常规的，并不是私模
|
|
|
|
| | | | | | | 我曾经申请过一个显示器那种盒子样子的多路测温仪。
你这类似万用表一样的，体积小，携带方便，费用大约多少
|
|
|
|
|
| | | | | | | | | IC封装看着怪怪的，变压器设计好了没有，没有我可以代劳
|
|
|
| | | | | | | | | 大兄弟，你这个还需要设计吗，现在的5V2A不都是有芯片公司打包配套的吗
|
|
|
| | | | | | | 现在后面肯定都是同步整流啦，用肖特基的成本不一定就便宜，效率还没同步的高
|
|
|
|
| | | | | 给楼主提一个建议，如果设计六口，固然不错，但是对于实际应用需求，其实很少会用到六口的，一般三口的就不错了，还有一个问题就是如果六口如果同时用，散热问题，功耗问题，效率转化问题是否考虑到了呢？ |
|
|
| | | | | 六口的功率多大呢？工作稳定性如何？每口的额定电流设定是多少？
|
|
|
| | | | | 采用的是每口都是2A的额定电流吗？可以设置不同的额定电流的，现在有的手机都是3A的充电器呢？可能会有的满足不了哦。
|
|
|
| | | | | | | 六口的总功率是60W，每口的额定电流设定是2.4A，这个方案客户已经成功量产，因考虑到客户隐私，散热器部分有做修改。
所以散热方法没有分享出来
|
|
|
|
|
| | | | | | | 不会小的，要支持快充可以用QC口，那个是18W快充，
普通口最大2.4A电流，对于目前世面所有5V输出的终端设备，基本上已经满足了
|
|
|
| | | | | | | | | 不错的帖子，很详细。
只是觉得输入用插座有点不方便，还得带根线。 
|
|
|
|
| | | | | | | | | | | | | 搞个带插头的，改一下结构就可以了。能把插头收起来那就更高大尚
|
|
|
|
| | | | | | | | | | | | | | | | | 还是带线好，体积太大占插座空间，几个USB线一插重量也很重
|
|
|
| | | | | | | | | | | | | | | | | | | 各有各的好，看客户要求吧，不过一般像这种比较重的都不带线的，因为考虑到插墙上容易掉下来，所以设计成不带线，美名其曰：”桌面式充电器“
|
|
|
|
|
| | | | | 很不错的帖子，看完帖子足足用了我一个半小时，学习了  |
|
|
|
| | | | | 大神，今天突然看见你的大贴，有如神助。但其中有几点好像不太懂。
6.计算斜边中点值Iedc：Iedc=Pin/(Vindc_min*Dmax)=1.518A 65.93/(96x0.48)=1.43A算的有出入？
14.计算变压器次级线径Ds s=1.13*sqrt(Is_rms/J)=2.81mm
Dss=(0.15/2)^2*π*180=3.18mm>Ds 这里面积X股数和直径比较，这是一个什么道理？
如果按照面积算3.18应该是面积，2.81算出来的面积是6，面积相差了一倍。
希望大神帮忙解答解答，非常感谢！ |
|
|
|
|
|
|
|
返回新版
![`GD]PF6GO5I)%JLWU92)SZV.png](https://bbs.21dianyuan.com/data/attachment/forum/201811/06/104123zzuoos3zy6up9fsr.png "`GD]PF6GO5I)%JLWU92)SZV.png")
津公网安备 12010402000296号