|
|
|
|
|
|
| | | | | | | | | | | | | 先说一下经常被搞迷糊的几个协议:
QC1.0 支持5V/2A充电功率(突破了USB-IF关于BC1.2协议的5V/1.5A上限,充电速度提升40%),接口:Micro USB
QC2.0 分A和B两档,A是5V/9V/12V,B是增加到20V,充电速度提升75%,接口Micro USB、USB-A
QC3.0 在2.0的基础上,以200mV为一档的动态调节自适应电压,电压从3.6V开始调节,充电速度增加30%,接口:Micro USB、USB-A
QC4.0 提升功率至28W,并且加入USB PD支持。取消了12V电压档,5V最大可输出5.6A,9V最大可输出3A,并且电压档细分以20mV为一档。,充电速度增加20%,接口:TYPE-C
QC4+ 在QC3.0和QC4.0的基础上实现统一,接口:TYPE-C
-----------------------------------------------------------------------------
PD2.0 5V-20V,功率最大100W,接口:TYPE-C
PD3.0 在PD2.0的基础上增加了对设备内置电池特性更为详细的描述,增加了通过PD通信进行设备软硬件版本识别和软件更新的功能,增加了数字证书及数字签名功能,接口:TYPE-C
----------------------------------------------------------------------------
PPS 基于USB PD 3.0 协议的规范,加入了 PD 协议对高压低电流和低压高电流两种快充方式的支持,同时借鉴 QC 4+ 的 INOV 引入了 20mV 调幅步进自适应调整电压的机制。
|
|
|
|
|
|
| | | | | | | 18W的这颗芯片不需要另外增加线性降压电路,很方便
|
|
|
|
|
| | | | | 关于PD快充,先理解一下这两个常用的专业术语:
一、USB TYPE C:
USB Type-C是一个物理接口,是一个全新的正反插USB连接器。
支持USB 3.1(Gen1和Gen2)、Display Port和USB PD等一系列新标准。
USB Type-C端口默认最高可支持5V3A,超过3A需使用E-mark电子标签。
二、USB-PD(Power Delivery) :
USB- Power Delivery(USB PD) 是在一条线缆中同时支持高达100W(5-20V)电力传输和数据通信的协议规范。
USB Type-C/PD给充电领域带来新的生机。具有PD功能的Type-C 能让充电变得无处不在。用同一个充电器,去给电脑、手机、移动电源充电,PD 概念的引入会给这些行业带来新的机会。值得注意的是,输出电流超过3A时需使用带E-mark芯片的线材,否则设备应用不识别,默认接受3A最大电流。
目前主流的USB PD 功率段现细分为:
18W 5V/3A、9V/2A
主流应用:支持PD协议的快充手机
18W 5V/3A、9V/2A、12V/1.5A
主流应用:支持PD协议的快充手机或其它设备
29W 5V/3A、9V/3A、12V/2A、15V/2A、20V/1.45A
主流应用:华为MateBook、苹果MacBook 12英寸等平板
45W 5V/3A、9V/3A、12V/3A、15V/3A、20V/2.25A
主流应用:45W以内TYPE C接口的笔记本、平板、任天堂游戏机等
61W 5V/3A、9V/3A、15V/3A、20.3V/3A
主流应用:小米笔记本Air、苹果MacBook Pro 13.3英寸、TYPE C接口的戴尔笔记本、惠普笔记本、任天堂游戏机等
87W 5V/3A、9V/3A、20.3V/4.3A
主流应用:苹果MacBook Pro 15英寸等笔记本应用
USB Type C接口不仅插头设计纤薄,而且最大充电电流支持到3A甚至5A,易于实现高达100瓦的功率传输,有能力一统未来智能手机、平板电脑、笔记本电脑、数码相机、数码摄像机等所有便携式电子产品的充电接口,纤薄的尺寸也更加适合体积小巧的便携式设备的设计应用。
|
|
|
| | | | | | | 目前主流的USB PD 功率段现细分为:
18W 5V/3A、9V/2A
主流应用:支持PD协议的快充手机
18W 5V/3A、9V/2A、12V/1.5A
主流应用:支持PD协议的快充手机或其它设备
29W 5V/3A、9V/3A、12V/2A、15V/2A、20V/1.45A
主流应用:华为MateBook、苹果MacBook 12英寸等平板
楼主请教一个问题, 5V/3A、9V/2A、12V/1.5A 当中的电流是手机厂商规定的,还是PD标准中规定的, 还是设计电源的厂商标定的额定电流 这些规格是怎么来的啊 |
|
|
|
| | | | | 怎么说,画PCB时是不是CC1和CC2连接一起,学习下
|
|
|
| | | | | | | 有PD协议的时候,CC1和CC2要分别接到TYPE C 母座上
无PD协议的时候(只输出5V),CC1和CC2其中一根线下拉一个电阻到地
|
|
|
| | | | | | | | | TYPEC原理图有两个D+,D-,怎么接的实物,原理图能不能连一起,方便看线路 |
|
|
| | | | | | | | | | | 实物是要接在一起的,2个D+信号接一起,2个D-信号接一起
|
|
|
|
|
| | | | | | | | | 无PD协议,CC1和CC2接10K上拉电阻到5V吧
|
|
|
| | | | | PD协议芯片外围怎么这么少?好用不,就三个外围器件吗
|
|
|
| | | | | | | 感谢关注,后面会做详细的测试,具体好不好用,测试之后就知道了
|
|
|
|
| | | | | PCB初步弄了一下,特别是PD小板,这小东西看起来简单,画起来就像织毛衣一样,里面学问大的很
|
|
|
| | | | | | | 可以按照一定规律画线,就不怕织毛衣了,比如信号线如果多的话,横线用顶层,竖线用底层走线,然后加过孔 |
|
|
| | | | | | | | | 不过我这个是小功率,不用这么麻烦的。信号线的话,能不过孔就不过孔,一个过孔不知道有几个nH的寄生电感,对敏感的信号线是致命的
|
|
|
|
|
|
|
| | | | | | | PCB应该弄好了吧,更新一下资料贴张图,还有PCB布板注意什么地方,走线的规则等,坐等大神普及,板子回来了能传高清图不,看看庐山真面目,最好有个外壳,这样就是个成品啦 |
|
|
|
|
|
|
|
| | | | | | | 板子发出去打样了,今天就到这里,外面虽然冷,但是还得出去锻炼身体
|
|
|
|
| | | | | | | | | | | 第一版PCB宣告结束,具体原因:1.。EFD20变压器槽宽太大,导致结电容太大影响EMI,30M位置,后面考虑EMI问题;
2.。PD协议兼容性的问题,无法兼容所有快充协议,后面考虑兼容所有PD小板;
3.。开机浪涌无法受控制,有瘾患,后面考虑增加热敏电阻;
4.。该PCB配套的外壳太贵,需要更换外壳;
5.。Y电容走线太绕,影响EMI;
6.。动点面积太大,影响EMI;
7.。芯片温升有30度,有点高,后面换成ME8165;
8.。次级同步整流封装太厚,后面换成SOP8封装;
9.。板子两面放贴片,不易生产;
其它因素,现推翻重来;
变压器改成PQ的,EMI余量更大
第二版PCB已经画的差不多了,先上个图:
|
|
|
| | | | | | | | | | | | | PCB优化了好几天,不改了,就这样吧,先上传上来讨论一下:
整体线路 顶层走线和丝印
底层走线和丝印
|
|
|
|
| | | | | | | | | | | | | | | 原理图忘记上传了,小板采用智能化线路模块,因为有些协议需要外搭431,有些协议芯片又不用,所以把这两个功能整合了
这个是更改之后的原理图:
|
|
|
| | | | |
大家可以忽略33楼、34楼、35楼的布线技巧。因为方案改动了,原因可以看38楼
|
|
|
|
|
| | | | | 45W PD 开始画板了
2019-1-18更新:
45W PD重新找的壳子,外框变小了很多:
PCB丝印如下:
|
|
|
|
|
|
|
| | | | | | | 45W的苹果快充外壳尺寸还没找到,大家有没有这个的PCB板框尺寸发上来参考一下
|
|
|
|
| | | | | | | 先用CAD把外壳尺寸画好,绿色是最外面边框,白色是内框,红色是PCB板框,PCB留了1mm活动距离,不知道够不够
这些都是用卡尺一个一个尺寸量的,量尺寸这个活还是有一点技巧的
|
|
|
|
|
|
| | | | | | | | | | | | | | | 更新65W PCB Layout
顶层走线和丝印
底层走线和丝印
|
|
|
|
|
|
|
|
|
|
| | | | | 65W的因为散热片不好找,先画87W的,昨晚搞了一个晚上,把元件摆的都差不多了
这几个板子打算一起搞,到时买材料方便一点
|
|
|
| | | | | | | 87WPFC电路????????????/不虽要吗
|
|
|
| | | | | | | | | 87W的不打算过安规了,外壳太小了,增加PFC电路的话难度太大
|
|
|
|
| | | | | 更新87W PCB Layout
顶层走线和丝印
底层走线和丝印
|
|
|
| | | | | 45W的外框比较小,摆了两个晚上,打算用RM8的变压器,又担心温升过不了,后面又改成RM10,真是画的头大
|
|
|
|
| | | | | | | | | 目前进度:
PCB已经发出去打板,30W的还在画板
|
|
|
|
|
| | | | | | | 一直在做适配器,还没做过充电器,输出5V时VCC电压怎么满足给IC供电不欠压保护呢??
|
|
|
|
|
|
| | | | | | | 楼主!变压器的计算和设计能上传一个例吗?变压器设计经常算得不完善。
|
|
|
| | | | | | | | | 占楼备用先上个反激PWM的电流工作波形。
分CCM和DCM
|
|
|
|
| | | | | | | | | | | | | 楼主你好 这个公式 :Lp=(Vindc_min*Dmax)^2/(2*Pin*Fsw*Krf) =(90*0.623)^2/(2*67.67*65*0.5) =714uH 这公式是怎么推导出来的,还有PIN 67.67 这是什么从那出来的数据?
|
|
|
|
| | | | | | | | | | | 初级线径:
在80度时,两倍趋肤深度:
2∆=2*7.4/√Fsw=2*7.4/√65K*10^3=0.58mm
电流密度取5A/mm^2 版主,这个计算是不是有点小问题,记得有趋肤深度计算公式66.1/√Fsw=66.1/√65000=66.1/254.95=半径0.26mm*2=直径0.512mm 2∆=2*7.4/√Fsw=2*7.4/√65000=2*7.4/254.95=0.058mm直径 |
|
|
| | | | | | | | | | | 你好,楼主
请教一下,我目前手上设计的65W 氮化镓快充跟35W 双C快充,都是高压效率比低压效率偏低,这是什么原因造成的?
|
|
|
| | | | | | | 版主,请教如下问题
1, Vindc_min=1.414*Vinacmin*sin2πFs(1/(4Fs)-Tc)
计算的结果约等于Vinac=90V 前面说是计算Vindc_min,怎么计算的结果变成了Vinac=90v呢。sin2πFs,sin2 值是多少?π是取180度嘛,Fs是交流输入频率嘛?
2,C>12.5Po/(Ƞ*(2*Vinacmin^2-Vindc_min^2)) (Ƞ为预定转换效率)
=12.5*61/0.9/90^2
=104.59uF,取标准容量值120 计算高压电容容量为什么要取12.5Po这个参数呢? |
|
|
|
| | | | | 楼层有点乱了,我一个人自导自演,好像大家都不怎么有兴趣 |
|
|
|
|
| | | | | PCB陆陆续续到了:PD小板:
18W
45W
65W
87W
|
|
|
|
| | | | | | | 变压器计算和设计: 由于变压器计算方式都差不多,这里18W、30W、45W、65W、87W几个功率段就不一个一个发出来计算了 这里就取一个65W的来计算,计算方法都是一样的,直接套用就行。 已知参数: 输入:90-265Vac/63-47Hz 输出:5V/3A、9V/3A、15V/3A、20.3V/3A 最大输出功率:61W RM10变压器,AE值:98mm^2 开关频率(Fsw):65KHz 预估效率(Ƞ):90% 一、计算输入大电解:由于输入电压最小为90Vac,90Vac输入条件下,市电频率为60HZ左右。 当Tc取2.08mS时,最小容量为: Vindc_min=1.414*Vinacmin*sin2πFs(1/(4Fs)-Tc) 计算的结果约等于Vinac=90V C>12.5Po/(Ƞ*(2*Vinacmin^2-Vindc_min^2)) (Ƞ为预定转换效率) =12.5*61/0.9/90^2 =104.59uF,取标准容量值:120uF 二、确定反射电压:由于最大输入电压Vindc_max=375V,根据经验,至少采用650V耐压MOS管。因此,RCD的钳位电压为: Vz=Vds*0.9-Vindc_max(MOS耐压留10%余量) =650*0.9-375 =210V 为减小漏感损耗,钳位电压Vz与反射电压Vor比值为: K=Vz/Vor,K一般控制在1.5-2.5之间, Vor=Vz/K =210/1.5=140 =210/2.5=84 因此Vor范围在84-140V之间,这里先取Vor为84V; 三、确定匝比n:因次级使用同步整流,所以设定压降Vf为0.3V。 当输出5V~20V变化时,中间点电压为12.5V,所以匝比n为: n=Vor/(Vo+Vf)=84/(12.5+0.3)=6.56 为便于计算将匝比n定为6.5,最大反射电压出现在输出20.3V时: Vor=n*(Vo+Vf)=6.5*(20.3+0.3)=133.9V 输出5V时,反射电压为: Vor=n*(Vo+Vf)=6.5*(5+0.3)=34.45V 系统最大占空比出现在输入电压最低时: Dmax=Vor/(Vor+Ƞ*Vindc_min)=133.9/(133.9+0.9*90)=0.623 初级MOS最大电压Vds_max: Vds_max=Vindc_max+Vor+50V (50V为预估漏感尖峰) =375+133.9+50=558.9V 次级同步MOS最大反向电压Vdr_max: Vdr_max=Vindc_max/n+Vo=375/6.5+20.3=77.99V(忽略漏感) 四、确定纹波系数Krf:由于反激变换器初次级绕组之间存在漏感,一般情况下,工作在CCM模式下时,电流纹波系数Krf小于1,纹波系数越大,变压器体积、漏感引起的损耗就越小,缺点是电感的峰值电流就越大。
折中考虑这里Krf取0.5,下图为CCM和DCM的电流波形和纹波电流系数取值参考:
初级电感斜坡中心电流:Iedc 初级纹波电流:∆I 初级峰值电流:Ip_pk
五、计算初级感量Lp:Lp=(Vindc_min*Dmax)^2/(2*Pin*Fsw*Krf) =(90*0.623)^2/(2*67.67*65*0.5) =714uH 六、计算初级峰值电流:初级电感斜坡中心电流Ip_edc为: Ip_edc=Ior/(1-D)=Io/(n*(1-D))=3/(6.5*(1-0.623))=1.22A 初级纹波电流∆Ip为: ∆Ip=Vindc_min*Dmax/(Lp*Fsw) =1.208A 初级峰值电流: Ip_pk=Ip_edc+∆Ip/2 =1.824 为减小ME8129内置的MOS管导通损耗,MOS的电流一般取4~5倍初级峰值电流Ip_pk。 1.824*5=9.12A,ME8129内置7A/650V的COOLMOS,所以不需要太大的散热器能轻松满足散热温升要求; 初级有效值电流: Ip_rms=√((3*Ip_edc^2+(∆Ip/2)^2)*Dmax/3) =√((3*1.22^2+(1.208/2)^2)*0.623/3) =1A 初级线径: 在80度时,两倍趋肤深度: 2∆=2*7.4/√Fsw=2*7.4/√65K*10^3=0.58mm 电流密度取5A/mm^2 Dp=1.13*√(Ip_rms/J)=1.13*√(1/5)=0.505mm 当线径股数为单根时,Dp=0.505mm<2∆(0.58mm),所以不需要多股绕制,这里使用0.5mm线径;
七、次级电流计算:次级电感斜坡中心电流Ils为: Ils=Io/(1-D)=3/(1-0.623)=7.95A 次级峰值电流: Is_pk=Ils*(1+Krf/2)=7.95*(1+0.5/2)=9.95A 一般视PCB空间及散热面积大小,次级同步MOS电流规格取峰值电流Is_pk的5~10倍, 因PD外壳比较小,同步MOS只靠一块薄薄的铝片紧贴外壳散热,所以这里选10倍,9.95A*10=99.5A,这里取90A,耐压100V的同步MOS; 次级有效值电流: Is_rms=Ip_rms*√((1-Dmax)/Dmax)*Vor/(Vo+Vf) =0.97*√((1-0.623)/0.623)*133.9/(20.3+0.3) =4.92A 次级线径: 电流密度取5~10A/mm^2,这里选10A(后面实际测试可以根据线包温度再优化) Dp=1.13*√(Is_rms/J)=1.13*√(4.92/10) =0.79mm,取整0.8mm; 因变压器槽宽限制,结合EMI优化和生产方便,这里先用单根0.8mm三层绝缘线;当线径股数大于3根时,由于生产工艺很难排列整齐,可以考虑次级用多股利兹线代替,同时为了满足安规需要,初级必需使用三层绝缘线;例如,这里使用0.8mm直径线径,根据面积相等原则,如果利兹线单股d1为0.1mm,则对应的股数为: d^2/d1^2=0.8^2/0.1^2=64股,实际应用需大于64股;
八、计算匝数:初级匝数Np为: Np=Lp*Ip_pk/Ae/Bmax =714*1.824/98/0.3 =44.29Ts,取整45Ts; 次级匝数Ns为: Ns=Np/n=45/6.5 =6.923Ts,取整7Ts; 辅助绕组匝数Na: Vcc工作电压应保证输出电压在5V时,满足芯片最低工作电压,查ME8129规格书,进入欠压锁定电压为10V,考虑到动态、瞬态、低温等其它恶劣条件下不能进入UVLO_ON,芯片工作电压需留有一定的余量,这里设定VCC电压为14V。
Na=(Vdd+Vdf)/(Vo+Vf)*Ns =(14+0.7)/(5+0.3)*7 =19.41Ts,取整20Ts;
验证VCC电压: 输出5V时,VCC电压: VCC_5V=Na/Ns*5=14.28V 输出20.3V时,VCC电压: VCC_20.3V=Na/Ns*20.3=58V 从计算结果得出VCC最高达到58V,如果加上漏感电压会更高,所以Vcc线路需要增加线性稳压电路,如下图,通过R6、ZD1、Q1组成稳压给PWM芯片提供稳定的VCC电压:
上图VCC整流管D3耐压: Vvccd>(Na/Np*Vindc_max+Vcc_20.3V)*1.2 (预留20%余量) =(20/45*375+58)*1.2 =269.6V
最后整理变压器: Np:45Ts 线径0.5mm Ns:7Ts 线径0.8mm Na:20Ts 线径0.2mm Lp:714uH
|
|
|
|
|
| | | | | | | | | PD快充不同协议输出电压不一样,市场上一般都是5V/3A, 9V/3A, 12/3A, 20.3V/2.5A, 我们设计变压器要以多少电压输出设计变压器?电源新手,请高手指点一下,感谢!
|
|
|
| | | | | | | | | 非常认真的看完楼主你设计变压器的过程,非常的攒。需要刷多几边,熟悉公式。非常感谢楼主把如此详细的变压器设计写上来
|
|
|
|
| | | | | | | | | 这里的输出电流是取5V的还是20V的电流?比如5V/3A 9V/2A 12V/1.5A |
|
|
|
|
|
| | | | | | | 数显PD2.0/3.0诱骗器介绍 PD2.0、3.0诱骗器作用 1、可以使PD电源输出你所需的电压,如5V/9V/12V/15V/20V,给你的电脑提供电源,如果你有PD移动电源那就更好了,可以为电脑提供不间断的电源,同时清楚掌握实时充电情况; 2、如果你是经销商可以用来检测供应商交过来的货物,简单加一个水泥电阻就可以对PD电源进行老化,检验PD电源或移动电源的品质。 3、你是音响发烧友,可以购买一个D类音响板+PD电源或PD移动电源就可以享受美妙的音乐
PD检测仪
PD检测仪
PD检测仪
|
|
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | 没怎么看到EMI零件,想完全靠变压器的屏蔽来达到效果估计会比较有难度。楼主加油。
|
|
|
|
|
|
|
| | | | | | | | | | | | | | | | | | | 测试温度:主要测试功率器件的温度,变压器磁芯温度和线包温度,协议芯片的温度
自制的恒温箱
90Vac 12V/1.5开始
|
|
|
| | | | | | | | | | | | | | | | | | | | | 90Vac/60HZ测试温度数据:
12V/1.5A
U1:100.9
T1线包:84.8
T1磁芯:87.1
Q1同步:80.2
U5协议:79.8
环温:25
264Vac/50HZ测试温度数据:
12V/1.5A
U1:81.2
T1线包:80.1
T1磁芯:82.5
Q1同步:74.2
U5协议:76.3
环温:25
因为低压时峰值电流大,芯片是内置BJT,低压时占空比也是最大,所以损耗较大,U1增加了个DIP8的散热片帮助散热
|
|
|
|
|
| | | | | 感谢楼主分享 这种全流程的展示 对我们有很大的帮助
|
|
|
| | | | | 楼主
PD45W+USB5V2.4A 变压器用那个段的电压电流来计设参数呢?谢谢
|
|
|
|
|
| | | | | | | 按你最大功率57W来设计,电压段要看你PD的电压段,5V那个口你是不是要DC DC降压,还是插入5V接口,两个口都变成5V输出呢
|
|
|
| | | | | | | | | PD是5V/9V/12V/15V/20V总功率45W+USB是5V2.4A用DC-DC降压做的,变压器以那个电压段来设计最合适
|
|
|
| | | | | | | | | | | 你5V那一组要升降压吧?
变压器按最大功率设计,电压段设计请看72楼、80楼、81楼,有详细说明
|
|
|
| | | | | | | | | | | | | 5V用EUP3270做降压,主要是5V段有5.4A工作电流
|
|
|
| | | | | | | | | | | | | | | 主电路5V的时候,BUCK怎么输出5V呢,占空比100%了
|
|
|
|
|
|
|
| | | | | | | 调机现场:
PWM电路基本上没有什么问题,开机就就有输出
同步部分的电路搭成这样,是因为采样走线敏感问题,走线问题引起毛刺的会导致同步采样不准,
现象是同步误判,导致PWM的MOS和SR的MOS瞬间共通,产生一个能量非常小的尖峰,大概在80nS左右。
目前还在调试,后面分享调试经验
|
|
|
| | | | | | | | | 做了个实验,把PWM的开通上升沿减慢,可以降低次级同步MOS的尖峰,波形对比我就不放出来了
|
|
|
|
|
| | | | | | | | | | | | | 由于有了前面的调式经验,把所有的BUG都修正了(BUG问题会在效率测试完后发上来分享),板子焊好装机就有输出
现在先测试一下协议通讯:
协议显示,支持PD3.0并向下兼容PD2.0,功率45W
支持BC1.2 DCP充电
支持VIVO手机闪充
支持QC3.0 和QC2.0
一共有四档电压,5V3A,9V3A,12V3A,15V3A,20V2.25A
|
|
|
| | | | | | | | | | | | | | | 初步测试了一下各PDO的效率,不太理想,等下去测试一下传导,摸一下底
|
|
|
| | | | | | | | | | | | | | | | | 准备就绪,20V/2.25A。对应8.88R,水泥电阻用的18R和15R并联,8.18R
|
|
|
| | | | | 传导也初步扫了一下,1M前面超了,500K前面倒是很好处理,对于新手来说,500K后面,包括500K是有点难度的这个变压器磁芯没有接地。整改的地方有很多。
L线:
N线
|
|
|
| | | | | | | 啥都没改,变压器磁芯接地,万用表测量磁芯边缘到地阻抗5K左右
L线:
N线
|
|
|
| | | | | | | 整流桥改为软桥后,前面下来一点,但是500K位置有点顶线。图忘记保存
然后将变压器的绕法改了一下
NP1
铜屏蔽0.9Ts 静点起绕
NS
NP2
NVCC
磁芯接地
改为:
NP1
多股线屏蔽 静点起绕
NS
NP2
NVCC
磁芯接地
测试结果如下:
PDO:20V/2.25A
传导L线:
传导N线:
|
|
|
| | | | | | | | | 模拟功率辐射:PDO 20V2.25A
L线:
N线:
|
|
|
|
|
|
|
|
| | | | | | | | | 请教下整流桥改成软桥具体指什么呢?是一种特别的桥吗?谢谢!
|
|
|
| | | | | | | | | | | 一种具有软恢复的桥,对500K以内的频段非常有用,其以较软的恢复特性,可有效降低关断剧变振荡,降低AC输入线中的杂散线路的电感激励
|
|
|
|
| | | | | | | 写的很棒,本人在校生想起问下测试EMC用的什么软件啊 |
|
|
| | | | | PD 65W碟机亮像
准备手工贴片:
经过一上午的努力,终于做好一台样机
这是背面:
这是正面
装外壳试了一下,刚刚好:
来张侧面照:
装好上盖:
|
|
|
| | | | | | | 因为有了前面45W的调试经验。65W的调试就相当轻松了,一开机就有输出,而且45W当中遇到的很多问题都一一规避掉了
|
|
|
| | | | | | | | | 测试65W 协议通讯
支持PD3.0和PD2.0
支持BC1.2
支持VIVO闪充
支持QC2.0和QC3.0
查看支持的PDO
5V、9V、12V、15V、20V电流都为3A,最大功率65W
|
|
|
| | | | | | | | | | | 自制了一根PD诱骗线,用来进行PDO电压切换。整条线用热缩套管包住,里面是一块PD诱骗小板,芯片是单片机,程序代码找同事写的。
把开关引出来,两根鳄鱼夹中间那个就是PDO的开关了,这样测试非常方便
准备测试传导:
从5V直接诱骗到20V,水泥电阻是6.66R(20V/3A)
|
|
|
| | | | | | | | | | | | | 传导初步扫了一下,结果不忍直视,整条线都超了:
230Vac传导测试,L线
PDO:20V/3A
230Vac传导测试,N线
PDO:20V/3A
|
|
|
| | | | | | | | | | | | | | | 原来是散热器没接地,将散热器接地后测试的结果:Vin:230V
PDO:20V/3A,L线:
Vin:230V
PDO:20V/3A,N线:
|
|
|
| | | | | | | | | | | | | | | | | PD65W效率:
可以看到有线补功能,高压效率比低压高一点点,变压器是铜箔屏蔽
|
|
|
|
|
|
|
| | | | | 你们是方案公司就给份资料,联系方式微信13215183096
|
|
|
|
| | | | | | | 资料都在楼上有,不明白的可以回贴提问。这个主要是自主制作,提高自己的理论和操作水平
|
|
|
| | | | | 可以可以,一直在做LED照明电源,还没接触过充电器,学习学习 |
|
|
|
|
| | | | | | | 最喜欢,BOM 价格固定, 外壳固定,来挑战了,楼主动手能力超强,理论高超,佩服的五服投地,顺便问下20k RMB有没有
|
|
|
|
|
| | | | | 东微的竞品是英飞凌、ST等国际一线MOS品牌厂商,CooL MOS,目前在PD快充行业,很多客户使用东微超级硅产品,性价比非常好。刚在华为、O\V、小米等知名客户通过认证,进入代工厂商的MOS品牌供应序列。
如有东微MOS需求、咨询,请联系深圳市鑫驰创科技有限公司,0755-82791456。谢谢!
|
|
|
|
| | | | | 你好,对于您的帖子非常喜欢,有个不明白的的地方就是次级的整流MOST放在负极,为什么是S极接输入,而不是D极呢?
|
|
|
|