| | | | | 建议楼主将线路图资料一并上传 感觉还是楼主测试方法不妥所致
|
|
|
| | | | | | | 我觉得和测试应该没有关系,因为CH3和CH4用差分测出的驱动波形是互补的,应该不会两个都测错。。。
|
|
|
| | | | | 建意你将19脚电压调整到大于1.3V试一下!
评分查看全部评分
|
|
|
| | | | | | | 你好,3875芯片的外围电路截图已经上传,芯片外围接线应该没有问题,因为采用的是峰值电流控制,电流采样的输出电压与斜坡补偿的电压叠加后送入RAMP脚。可能是芯片受到干扰产生的问题,但目前没有办法解决,希望版主大大给出一点建议
|
|
|
| | | | | | | | | CH3是测得的RAMP引脚波形,是电流采样+斜坡补偿后的波形,最高也有2.2V左右。还是说,滞后桥臂的驱动占空比和RAMP引脚的电压也有关系吗?
|
|
|
| | | | | | | CH3是测试的FREQSET引脚波形,看出来是受到比较严重的干扰了,但在芯片控制VC-GND加解耦容,外部飞线啥的都没有解决问题,还是存在滞后桥臂占空比一大一小。。。
|
|
|
|
| | | | | | | | | | | 感谢!可是我的问题出在滞后管桥臂的占空比一大一小,是由芯片内部时钟信号所决定的。。。 |
|
|
| | | | | | | | | | | | | 在输入电压还没加到闭环,开环情况下,加200W左右的载,驱动波形是正常的。可是一旦电压闭环了,加100W的载就会出现这个不正常的现象。
|
|
|
| | | | | | | | | | | | | | | 就是我说的那个问题,不止3875有这个问题,UCC3895 UCC28950都有这个问题!是RAMP脚的最低电平大于1.3V!是指叠加的那个直流电平! |
|
|
| | | | | | | | | | | | | | | | | 请问如何修改电路给ramp引脚增加直流偏置电压呢?
我在我的原理图基础上,按照上面的参考文档,在Vref-GND之间接了一个电阻,但只能增加斜坡信号的斜率,不能增加直流偏置。
|
|
|
| | | | | | | | | | | | | | | | | 还有,想请教一下是什么原因造成这个问题的呢?按照datasheet里的原理图,ramp脚的电压如何影响到OUTA和OUTB的驱动占空比的呢? |
|
|
| | | | | | | | | | | | | | | | | 还有,我看前面楼有层主推荐的文献里,在RAMP脚增加直流偏置的措施,是针对OUTC和OUTD占空比不为0.5的问题的。不知道OUTA和OUTB的占空比一大一小与这个的关系是什么?
|
|
|